实验三组合逻辑电路的设计.doc

实验三 组合逻辑电路的设计 一、实验目的 （1）掌握采用小规模集成器件设计的方法。 （2）学会用真值表设计组合逻辑电路，用实验验证其逻辑功能。 （3）通过实验观察组合逻辑电路中的竞争-冒险现象，并研究消除竞争-冒险的方法。 二、实验器材 （1）实验仪器：数字电路实验箱、脉冲示波器、万用表； （2）实验器件：74LS00、74LS08、74LS10、74LS20、74LS32、74LS86； 、实验原理 数字系统中常用的各种数字部件，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。组合逻辑电路的输出状态只与输入变量的状态有关。而时序逻辑电路的输出状态不仅与输入变量的状态有关，而且还与系统原先的状态有关。用基本的逻辑门电路可以设计出组合逻辑电路。 1. 组合逻辑电路的设计步骤 （1）分析设计要求中的因果关系，确定输入变量与输出变量的逻辑关系。 通常把引起事件的原因作为输入变量，把事件的结果作为输出变量。 （2）定义逻辑状态。 以逻辑0、1分别表示输入变量和输出变量各自的两种不同状态。且0和1的具体含义完全是人为规定的。 （3）根据对电路逻辑功能的要求，列出真值表。 如果设计的要求是以波形的形式给出，只需将波形中的逻辑关系直接移植到真值表中。 （4）由真值表写出逻辑表达式。 （5）简化和变换表达式，从而画出逻辑图。 上述的组合逻辑电路设计是在理想情况下进行的，即只考虑器件的逻辑参数而没有考虑物理参数。这个过程一般称为逻辑设计。当用具体的物理器件来实现这个逻辑图时则成为电路设计。 组合逻辑电路设计即包括逻辑设计又包含电路设计。在进行电路设计时要充分考虑实际器件的各项参数，如器件的扇出系数，即一个逻辑门带同类门的个数，它要求考虑器件的驱动能力，必要时需分组实现，根据电路的环境情况如温度，选择合适的器件等。在各项参数中，最重要的是门电路的平均传输延迟时间。若由两级门电路组成的组合电路，当输入变量发生变化，需经（为平均传输延迟时间）之后输出状态才会改变。级门组成的电路，就需要时间。在数字系统中，如果速度低，它的影响不大。在高速数字系统则必须加以考虑。 逻辑门传输延迟时间的影响如下： 1）限制了数字系统的最高频率。 2）数字信号在传输过程中波形变坏。 3）会产生竞争-冒险现象。 所以在从逻辑设计到电路设计时除考虑其它参数还要重点考虑器件的平均传输延迟时间，即研究器件的“竞争”和“冒险”问题。 2.竞争和冒险 通常都认为逻辑门具有理想的开关特性，实际上所有的逻辑门都存在传输延迟时间，所以信号都有上升和下降的时间。另外，信号经过导线传输也要花费时间，大约每经过八英寸导线，信号延迟。 同一个门的一组输入信号通过不同数目的逻辑门，经过不同长度的导线，到达门输入端的时间有先有后，这种现象叫竞争，竞争是门电路两个输入信号同时向相反的逻辑电平跳变的现象，具有竞争能力的变量是一种多路径的变量。竞争产生的错误输出叫冒险现象。 函数式和真值表所描述的是静态逻辑关系，而竞争则发生在从一种稳态到另一种稳态的过程。当输入变量发生变化时，容易产生竞争。因此，竞争是一个动态问题。 、实验内容 1．用与非门设计一个3位代码（或4位代码）的多数表决电路，即代码中1的个数多于0的个数时，输出为1，否则为0。要求做出真值表，写出逻辑表达式，画出逻辑图，并验证其逻辑功能。 某学校有三个实验室，每个实验室各需2kw电力，这个实验室由两台发电机组供电，一台是2kw，另一台是4kw。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源合理分配。 3. 设计一个优先排队电路如图1.3. 1所示，A、B、C、D为输入变量，W、X、Y、Z为输出变量，其优先顺序为： （1）A=1时，不论B、C、D为何值，W灯亮，其余灯不亮； （2）A=0，B=1时，不论C、D为何值，X灯亮，其余灯不亮； （3）A=B =0，C=1时，不论D为何值，Y灯亮，其余灯不亮； （4）A=B=C=0，D=1时，Z灯亮，其余灯不亮； （5）A=B=C= D=0时,所有灯都不亮。 图3-1 优先排队电路 4. 实现图3-2所规定的逻辑电路 图3-2 逻辑电路 输出信号仅提供原变量，按自行设计的方案在通用实验板上实现并验证其逻辑功能。（2）写出图3-2的逻辑表达式，画出卡诺图，并判断是否存在竞争冒险，如存 在如何消除？并写出消除后的逻辑表达式。 ’C+AB。 在B=C=1情况下，Y=A’+A，因此存在竞争-冒险现象。 用增加冗余项’C+AB+BC。 卡诺图： 在A端加入方波信号进行动态测试；用实验验证，当B、C处于什么状态时能在电路的输出端观察到冒险现象，记录示波器上的波形，画出输入输出的时序图，并与理论分析的冒险条件相比较（为了使现象明显，可以用多个与非门实现）。 （4）用示波器观察加上冗余项