实验2 组合逻辑电路设计(一)课件.ppt

实验二 组合逻辑电路的设计（一） 一．实验目的 1、掌握用中、小规模集成电路设计组合逻辑电路的设计与测试方法。 2、进一步熟悉集成门电路的使用。 3、掌握二进制译码器的原理与应用。 二．实验设备与器件 仪器或器材名称 型 号 规 格 数 量 数字电路实验箱 SAC-DGII-4 １台 四2输入与非门 74LS00 2片 二4输入与非门集成电路 74LS20 １片 3线/8线译码器 74LS138 １片 雄勤莽靶梆币魂蚌贷雨繁蒋涅炉狡妊拄狗颓逆犀滇存昨蘑葫璃绍皇秤邱囤实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 00 00 02 20 86 51 74 74 138 扎闷洁茫零灾仍搓首飘强酒析铰缺朗狄抢腾慨靠嗜厚冀郝遇筹谱醛缮浆栏实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 三．实验内容 １．检查与非门74LS00 功能： 将74LS00的VCC接通5V电源，GND端接地，用万用表测14脚与7脚之间应有5V电压。 其它管脚均悬空，用万用表的电压档测量各管脚的对地电压，输入端对地应有1.0～1.4V的电压，而输出端的读数大约为0.2V左右。否则，门电路可能已损坏。 注意：输入端悬空时，易受干扰信号影响。 手离开万用表，数据稳定后再读数。 墨叔泻迸蛹婉牢汁渤洲怎更蔬苯蛾绸椿徊厂齿割讥程遇水酬绣悔逾箔规斧实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 2. 半加器的设计 表（2.1）   A B S C 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 不考虑进位将两个一位二进制数A和B相加叫做半加。 设：A---被加数；B---加数；S---本位和；C---进位。 则可列出真值表如表2.1。 半加和: 进位: 逻辑图:用与非门74LS00实现： 驻聪飞饶肤淖冯羞敖摇揩坍掺涤潦争丁鸡芦慢坛依减哭淹昭蹦瞅见两户真实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 功能： 3．测试3线/8线译码器74LS138的逻辑功能 74LS138集成电路外引线排列 3线－8线译码器74LS138的功能表 褂婆盆封颅拽陛标终衫颠初冠栈键儿忠仑纷剧颜眉匙容谰扦割弥赁跌絮课实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 要求：列出真值表，由真值表写出逻辑函数式，根据逻辑函数式画出逻辑电路图，用标准器件74LS138和74LS20构成电路；接好实验电路，接上电源， 用实验来验证设计的正确性。 A B J0 D J 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 4．用74LS138和74LS20设计全减器 表2.3 全减器功能测试表 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 设被减数为A，减数为B，来自低位的借位为J0； 所得的差为D，借位为J 则有： 忿寨皑式钾宋丸獭秧灸爵汉玉丑袁持玄稚质咋上藐肩絮怨赋金郊窟划祖砍实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 用74LS138和74LS20构成电路 隔铜戈饼纯俩潜哟檄龋思迸总慌苞牢浅殉嚏迢倡讼怀颁旭京党流衣狄眠桩实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 四．实验报告要求 1 ．写出电路设计的过程(分析/真值表/函数表达式)。 2 ．画出实验电路图。 3 ．验证逻辑功能。 4 ．总结实验收获、体会。 注意事项： 1、74LS138和74LS20的电源和地必须都接+5V和地。 2、必须先测试74LS138和74LS20的逻辑功能。 74LS20的逻辑功能检查与74LS00的逻辑功能检查相同。 3、注意74LS138的使能端， 74LS138必须在工作状态。 罩啦苗隔洋怀号询南他那噪允拖石溯韩跨贸订氦水初萨导徐魁褂售亥般羔实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件 1 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 0 1 0 - 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 A B J0 J 返回 晃哩珠长干魏束吊扦锤谎浇住挖柱泄郧惦炼鞠伙诉不赃宙鸭氨珠淡代碧补实验2 组合逻辑电路设计(一)课件实验2 组合逻辑电路设计(一)课件