频率计设计应用.ppt

选择输出设置。编译前设置选择目标器件闲置引脚的状态。选择配置器件型号和压缩方式全程编译全程编译后出现报错信息功能测试打开波形编辑器。选择编辑矢量波形文件功能测试波形编辑器打开波形编辑器。功能测试设置仿真时间区域。设置仿真时间长度功能测试vwf激励波形文件存盘波形文件存盘。将工程cnt10的端口信号名选入波形编辑器中。向波形编辑器拖入信号节点功能测试功能测试准备给CLK设置时钟（5）编辑输入波形（输入激励信号）。为CLK设置周期功能测试为q设置数制总线数据格式设置。FLEX10KLAB的结构图LE结构图CycloneLE结构图FPGA的结构与原理LE有4个数据输入信号和4个控制输入信号。LE的核心为一个4输入1输出的查找表（LUT），可看作一个ROM存储器，逻辑函数F=?（A，B，C，D）的值存储其中，对于不同输入，可快速读出F的输出值。与查找表配合有进位链和级联链。逻辑单元LE基于查找表的结构模块一个N输入查找表(LUT，LookUpTable)可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现输出查黑找盒表子输入1输入2输入3输入4什么是查找表?FPGA查找表单元查找表逻辑结构FPGA查找表单元内部结构FPGA的结构与原理CycloneLE普通模式FLEX系列的进位链快速加法器,比较器和计数器DFF进位输入(来自上一个逻辑单元)S1LE1查找表LUT进位链DFFS2LE2A1B1A2B2进位输出(到LAB中的下一个逻辑单元)进位链查找表LUT0.6nsFLEX系列的级联链性能优越,适合扇入大的逻辑功能“与”级联链“或”级联链LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LE1LE2LEnLE1LE2LEn2.4ns16位地址译码速度可达2.4+0.6x3=4.2nsF=(IN0?IN1?IN2?IN3)(IN4?IN5?IN6?IN7)…F=(IN0+IN1+IN2+IN3)+(IN4+IN5+IN6+IN7)…EAB核心为一块随机存储器RAM，只读则为ROM。01一块EAB的RAM容量为2048bits，可设为4种不同形式，也有4种不同的数据线及地址线的数量。02当EAB只读时，可实现特定的逻辑功能，如4*4乘法器。03隐埋阵列块EABFLEX10K系列的EAB什么是EAB（EmbbededArryBlock）?容量为2048bit的RAM可以配置为存储器或者逻辑函数实现兆功能（Megafunction〕实现存储器或者特殊的逻辑函数比单个的逻辑单元(LE)更有效LE嵌入式阵列逻辑阵列LELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELELEEABEABEABEABEAB不同10K系列器件中的EAB配置EPF10K10/A36,144EPF10K40816,384EPF10K20612,288EPF10K30/A612,288EPF10K50/V1020,480EPF10K70918,432EPF10K100/A1224,576器件型号EAB数量RAM容量（Bits）FLEX10K系列的EAB输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1数据宽度8,4,2,1地址宽度8,9,10,11写使能输入时钟EAB的字长是可配置的EAB的大小灵活可变通过组合EAB可以构成更大的模块不需要额外的逻辑单元，不引入延迟，EAB可配置为深度达2048的存储器256x8512x41024x22048x1256x8256x8512x4512x4256x16512x8存储器功能用作同步或者异步RAM单端口或者双端口FIFORAM可用来实现动态硬件重配置逻辑功能