基于SOPC的HDB3编码译码电路设计.ppt
文本预览下载声明
基于SOPC的 HDB3编码译码电路设计 HDB3 介绍及编译码规则 HDB3编码译码设计原理 模块化设计及其功能定义 设计总体实现过程 1 2 3 4 目录 HDB3码介绍: 三阶高密度双极性码(英语:High Density Bipolar of Order 3,简称:HDB3码)是一种适用于基带传输的编码方式,它是为了克服AMI码的缺点而出现的,具有能量分散,抗破坏性强等特点 HDB3码特点: (1)基带信号无直流成分,且只有很小的低频成分; (2)连0串符号最多只有3个,利于定时信息的提取; (3)不受信源统计特性的影响。 HDB3介绍及其编译码规则 点击添加文本 点击添加文本 HDB3码的编码规则: (1)检查消息码中0的个数,当连0数目小于等于3时,HDB3码与AMI码一样,+1与-1交替; (2)当连“0”数目超过3时,将每四个连“0”化作一小节,定义为B00V,称为破坏节,其中V称为破坏脉冲,B称为调节脉冲; (3)V与前一个相邻的非0脉冲的极性相同(这破坏了极性交替的规则,所以V称为破坏脉冲),并且要求相邻的V码之间极性必须交替。V的取值为+1或-1; (4)B的取值可选0、+1或-1,以使V同时满足(3)中的两个要求; (5)V码后面的传号码极性也要交替。 HDB3码的译码规则: HDB3码的译码是编码的逆过程,其译码相对于编码较简单。从其编码原理可知,每一个破坏符号V总是与前一非0符号同极性,因此,从收到的HDB3码序列中,容易识别V符号,同时也肯定V符号及其前面的3个符号必是连0符号,于是可恢复成4个连0码,然后再将所有的-1变成+1后变得到原消息代码。 HDB3编码译码设计原理 HDB3编码器实现的基本原理 可以考虑用寄存器的方法,首先把信码寄存在寄存器里,同时设置一个计数器计数两个“V”之间“1”的个数,经过4个码元时间后,由一个判偶电路来给寄存器发送是否插“B”的判决信号,从而实现插“B”功能。 图1 HDB3码的编码器模型框图 HDB3译码码器实现的基本原理 译码原理:根据编码规则,破坏点V脉冲与前一个脉冲同极性。因此可从所接受的信码中找到V码,然后根据加取代节的原则,V码与前面的三位码必然是取代码,需要全部复原为四连0。只要找到V码,不管V码前是两个“0”码,一律把取代节清零,完成了扣V扣B功能,进而得到原二元信码序列。可实现HDB3译码的模型框图如图4-1所示,HDB3译码器包括双/单极性变换、V码检测、时钟提扣V扣B四部分组成。 图2 HDB3译码的模型框图 模块化设计及其功能定义 编码器: 整个HDB3编码器包含3个功能部分:插“V”、插“B”和单极性码转变成双极性码。各部分之间采用同步时钟作用,并且带有一个异步的复位(清零)端口。 1.插“V”模块的建模 插”V”模块的程序设计 2.插”B”模块的实现 3.单极性变双极性的实现 (1)建模 (2)实现单/双极性变换的硬件部分 译码器: HDB3译码器包括双/单极性变换、V码检测、时钟提取 扣V扣B四部分组成。 1. V码检测模块的建模 (1) +V码检测 (2)-V码的检测 2. 扣V扣B模块建模 可编程逻辑器件的一般设计流程 设计总体实现过程 第一阶段 掌握编码译码的基本原理 确定总体设计流程与设计方案 第二阶段 第三阶段 建立编码译码电路模块 软硬件结合实现编码译码 进行波形仿真,调试并撰写报告
显示全部