文档详情

重庆大学机械考研-电工学-第8章组合逻辑电路.ppt

发布:2017-07-19约6.24千字共53页下载文档
文本预览下载声明
在逻辑电路中,与非门是基本元件之一,所以,常常要求逻辑功能用与非门实现。 8.6 半加器和全加器 加法器是用数字电路实现算术加法的电路,它是数字系统和计算机中最基本的运算单元。数字电路的加法器就是实现二进制的加法运算。 8.6.1半加器 如果加运算电路仅把加数和被加数同一位的两个数相加,而不考虑从低位来的进位数,则这种加法运算电路称为半加器。 可见,半加器的功能是完成两个一位二进制数相加。二进制数只有0和1两个数,所以,相加时,应该满足如下状态表: 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Ci Si Bi Ai 输出 输入 可见,半加器应该有两个输入端,两个输出端。其中Ai Bi表示两个相加数,Ci表示进位,Si表示本位和。 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 Ci Si Bi Ai 输出 输入 由状态表可写出和与进位的逻辑函数式。Si=1写 由逻辑函数式可画出半加器的逻辑电路 半加器逻辑符号 8.6.2全加器 如果加运算电路仅把加数和被加数同一位的两个数以及从低位来的进位相加,则这种加法运算电路称为全加器。 可见,全加器的功能是完成两个一位二进制数与低位来的进位相加。所以,全加器由三个输入端——两个相加数Ai和Bi以及从低位来的进位Ci-1,输出端有两个——和数Si和进位数Ci。 列出全加器的真值表见右: 1 1 1 1 1 1 0 1 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输出 输入 由状态表可写出和与进位的逻辑函数式。由Si=1和Ci=1写 1 1 1 1 1 1 0 1 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输出 输入 由逻辑函数式可画出逻辑电路如图。 全加器的逻辑符号 8.7 编码器 用数字或某种文字和符号来表示某一对象或信号的过程称为编码。 十进制编码或某种文字和符号的编码难于用电路来实现。在数字电路中,一般用的是二进制编码。二进制只有0和1两个数码,可以把若干个0和1按一定规律编排起来组成不同的代码(二进制数)来表示某一对象或信号。一位二进制代码有0和1两种,可以表示两个信号,两位二进制代码有00、01、10、11四种,可以表示四个信号。n位二进制代码有2n种可以表示2n个信号。这种二进制编码在电路上容易实现。 下面讨论两种编码器。 8.7.1三位二进制编码器的设计 1.列编码表 三位二进制数可以表示8种信号状态。所以,可以列出其编码表。其中I0~I7为八个输入信号。Y0~Y2为输出的三位二进制代码。 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 Y0 Y1 Y2 I7 I6 I5 I4 I3 I2 I1 I0 输 出 输 入 * * 第8章 组合逻辑电路 掌握与门、或门、非门、异或门的逻辑功能。了解TTL集成与非门及电压传输特性和主要参数,了解CMOS门电路的特点,了解三态门的概念。 教学基本要求 掌握逻辑代数的基本运算法则和应用逻辑代数分析简单的组合逻辑电路。 了解加法器、8421编码器和二进制译码器的工作原理,七段LED显示译码驱动器的功能。 概述 模拟电路与数字电路 电子线路按其功能、性质的不同分为模拟电路与数字电路两大类 模拟电路可用来实现幅度随时间连续变化的模拟信号的产生和处理,如前面分析的各种放大电路都属于此类。 数字电路主要是对在时间和大小上都是离散的数字信号进行存储、变换和运算处理的电路。 在数字电路中,按其完成的逻辑功能的不同特点,可划分为组合逻辑电路和时序逻辑电路两大类。本章讨论组合逻辑电路。 所谓组合逻辑电路是指该电路在任意时刻的稳定状态,仅取决于该时刻的输入信号,而与输入信号作用前电路所处的状态无关。 8.1 数制与码制 数制和码制 一个数可
显示全部
相似文档