第3篇 微处理器.ppt

GND VCC（+ 5V） AD14 AD15 AD13 A16/S3 AD12 A17/S4 AD11 A18/S5 AD10 A19/S6 AD9 BHE/S7 AD8 MN/MX AD7 RD AD6 HOLD(RQ/GT0) AD5 HLDA(RQ/GT1) AD4 WR（LOCK） AD3 M /IO（S2） AD2 DT/R（S1） AD1 DEN（S0） AD0 ALE（QS0） NMI INTA（QS1） INTR TEST CLK READY GND RESET 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 8086 CPU (5) ?READY（引脚22） ： 数据“准备好”信号线，输入。它实际上是所寻址的存储器或I/O端口发来的数据准备就绪信号，高电平有效。CPU在每个总线周期的T3状态对READY引脚采样，若为高电平，说明数据已准备好；若为低电平，说明数据还没有准备好，CPU在T3状态之后自动插入一个或几个等待状态TW，直到READY变为高电平，才能进入T4状态，完成数据传送过程，从而结束当前总线周期。 GND VCC（+ 5V） AD14 AD15 AD13