EDA频率计课程设计报告.doc

八位数字频率计设计 摘 要：介绍了以 QuartusⅡ软件为开发环境，采用 VHDL 硬件描述语言，以“自顶向下”的方法，在大规模可编程逻辑器件上实现八位十进制数字频率计的设计。改变了以往数字电路小规模多器件组合的设计方式，设计灵活，硬件电路简捷，体积小，性能可靠。 关键词： QuartusⅡ; 数字频率计; EDA; VHDL Abstract：Introduced in Quartus Ⅱ software development environment, using VHDL hardware description language, with the method of top-down, on the large-scale programmable logic devices realize eight decimal digital frequency meters design. Changed the previous small-scale combined device of digital circuit design, flexible design, hardware circuit is simple, small volume, reliable in performance. Keywords:：QuartusⅡ; Digital frequency meter; EDA; VHDL 目录 TOC \o 1-3 \t \h \z \u HYPERLINK \l _Toc5106 1、前言 PAGEREF _Toc5106 1 HYPERLINK \l _Toc26973 1.1 EDA技术的介绍 PAGEREF _Toc26973 1 HYPERLINK \l _Toc14439 1.2 EDA技术的发展 PAGEREF _Toc14439 1 HYPERLINK \l _Toc29523 1.3 EDA技术的发展趋势 PAGEREF _Toc29523 1 HYPERLINK \l _Toc18594 2、总体方案设计 PAGEREF _Toc18594 2 HYPERLINK \l _Toc31725 2.1设计内容 PAGEREF _Toc31725 2 HYPERLINK \l _Toc14357 2.2设计方案比较 PAGEREF _Toc14357 2 HYPERLINK \l _Toc29303 2.3方案论证 PAGEREF _Toc29303 4 HYPERLINK \l _Toc25589 2.4方案选择 PAGEREF _Toc25589 4 HYPERLINK \l _Toc9728 3、单元模块设计 PAGEREF _Toc9728 4 HYPERLINK \l _Toc29436 3.1分频模块 PAGEREF _Toc29436 4 HYPERLINK \l _Toc3741 3.1.1分频模块波形仿真图 PAGEREF _Toc3741 4 HYPERLINK \l _Toc16427 3.1.2分频模逻辑综合图 PAGEREF _Toc16427 5 HYPERLINK \l _Toc14753 3.1.3分频模块verilog源代码 PAGEREF _Toc14753 5 HYPERLINK \l _Toc4239 3.2计数模块 PAGEREF _Toc4239 6 HYPERLINK \l _Toc14530 3.2.1计数模块功能仿真波形 PAGEREF _Toc14530 6 HYPERLINK \l _Toc5219 3.2.2计数模块逻辑综合图 PAGEREF _Toc5219 7 HYPERLINK \l _Toc13125 3.2.3计数模块verilog源代码 PAGEREF _Toc13125 7 HYPERLINK \l _Toc30206 3.3锁存模块 PAGEREF _Toc30206 8 HYPERLINK \l _Toc29094 3.3.1锁存模块功能仿真波形 PAGEREF _Toc29094 8 HYPERLINK \l _Toc3435 3.3.2锁存模块逻辑综合图 PAGEREF _Toc3435 8 HYPERLINK \l _Toc16209 3.3.1锁存模块verilog源代码 PAGEREF _Toc16209 9 HYPERLINK \l _Toc17833 3.4七段译码模块 PAGEREF _Toc17833 9