数字秒表的设计与实现实验报告分解.docx
文本预览下载声明
电 子 科 技 大 学
《数字秒表课程设计》
姓
学
学
名: xxx
号：
院：
指导老师：xx
摘要
EDA 技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效
1
率和可靠性。文中介绍了一种基于 FPGA 在 ISE10.1 软件下利用 VHDL 语言结合 硬件电路来实现数字秒表的功能的设计方法。采用 VHDL 硬件描述语言， 运用 ModelSim 等 EDA 仿真工具。该设计具有外围电路少、集成度高、可靠性强等优 点。 通过数码管驱动电路动态显示计时结果。给出部分模块的 VHDL 源程序和 仿真结果,仿真结果表明该设计方案的正确,展示了 VHDL 语言的强大功能和优秀 特性。
关键词：FPGA, VHDL, EDA, 数字秒表
目录
第 一 章 引 言 .........................................................................................................................................4
第 二 章 设 计 背 景 .................................................................................................................................5
2.1 方 案 设 计 ................................................................................................................................5
2
2.2 系 统 总 体 框 图 ........................................................................................................................5
2.3 -FPGA 实 验 板 . ........................................................................................................................5
2.4 系 统 功 能 要 求 ........................................................................................................................6
2.5 开 发 软 件 ................................................................................................................................6
2.5.1 ISE10.1 简 介 ................................................................................................................6
2.5.2 ModelSim 简 介 ............................................................................................................6
2.6 VHDL 语 言 简 介 .....................................................................................................................7
第 三 章 模 块 设 计 .............................................................................
显示全部