EDA课后答案.doc

第一章? 名词解释： (1)EDA (2)VHDL (3)FPGA? (4)?ASIC? (5)CPLD 填空 303页例9-4 1-1?EDA?技术与?ASIC?设计和?FPGA?开发有什么关系?? ?? ?答：利用?EDA?技术进行电子系统设计的最后目标是完成专用集成电路?ASIC?的设计和实现；FPGA?和?CPLD?是实现? 这一途径的主流器件。FPGA?和?CPLD?通常也被称为可编程专用?IC，或可编程?ASIC。FPGA?和?CPLD?的应用是?EDA?技术? 有机融合软硬件电子设计技术、SoC（片上系统）和?ASIC?设计，以及对自动设计与自动实现最典型的诠释。? 1-2?与软件描述语言相比，VHDL?有什么特点????P6?? 答：编译器将软件程序翻译成基于某种特定?CPU?的机器代码，这种代码仅限于这种?CPU?而不能移植，并且机器? 代码不代表硬件结构，更不能改变?CPU?的硬件结构，只能被动地为其特定的硬件电路结构所利用。?综合器将?VHDL? 程序转化的目标是底层的电路结构网表文件，这种满足?VHDL?设计程序功能描述的电路结构，不依赖于任何特定硬? 件环境；具有相对独立性。综合器在将?VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具? 有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约?束条件，选择最优的方式完成电路结构的设计。? l-3?什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么??什么是综合? ?答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层?次的便于具体实现的模块组合装配的过程。?? 有哪些类型?? 答：(1)从自然语言转换到?VHDL?语言算法表示，即 自然语言综合。(2)从算法表示转换到寄存器? 传输级(RegisterTransport?Level，RTL)，即从行为域到结构域的综合，即行为综合。(3)从?RTL?级表示转换到逻? 辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC?设计)，或转换到?FPGA?的配置网表?文件，可称为版图综合或结构综合。?? 综合在电子设计自动化中的地位是什么?? 答：是核心地位（见图? 1-3）。综合器具有更复杂的工作环境，综合器? 在接受?VHDL?程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的?工艺库信息，以及获得优化综? 合的诸多约束条件信息；根据工艺库和约束条件信息，将?VHDL?程序转化成电路实现的相关信息。? 1-4?在?EDA?技术中，自顶向下的设计方法的重要意义是什么????P7~10?? 答：在?EDA?技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。? 1-5?IP?在?EDA?技术的应用和发展中的意义是什么????P11~12?? ? ? 答：IP?核具有规范的接口协议，良好的可移植与可测试 性，为系统开发提供了可靠的保证。? ? ? ?????? 第二章? ? 2-1?叙述?EDA?的?FPGA/CPLD?设计流程。??P13~16??? ? 答：1.设计输入(原理图/HDL?文本编辑)；2.综合；3.适 配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。? ? 2-2?IP?是什么?IP?与?EDA?技术的关系是什么????P24~26? ?IP?是什么? ?答：IP?是知识产权核或知识产权模块，用于?ASIC?或?FPGA/CPLD?中的预先设计好的电路功能模块。?? I P?与?EDA?技术的关系是什么?? 答：IP?在?EDA?技术开发中具有 十分重要的地位；与?EDA?技术的关系分有软?IP、? 固?IP、硬?IP：软?IP?是用?VHDL?等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些功能；软?IP? 通常是以硬件描述语言?HDL?源文件的形式出现。固?IP?是完成了综合的功能块，具有较大的设计深度，以网表文件? 的形式提交客户使用。硬?IP?提供设计的最终阶段产品：掩模。 ?2-3?叙述?ASIC?的设计方法。??P18~19? ?答：ASIC?设计方法,按版图结构及制造方法分有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。? ?全定制方法是一种基于晶体管级的，手工设计版图的制造方法。?? 半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。? 半定制法按逻辑实现的方式不同，可再分为门阵列法、标准单元法和可编程逻辑器件法。? 2-4?FPGA/CPLD?