数字电路集成逻辑门电路的基本应用实验报告.doc

肇 庆 学 院 电子信息与机电工程 学院 数字电路 课 实验报告 12电气(1) 班 姓名 李俊杰 学号 201224122119 实验日期2014年4 月21日 实验合作者：王圆圆 老师评定 实验题目：集成逻辑门电路的基本应用 一、实验目的 1、熟悉用标准与非门实现逻辑变换的方法。 2、学习与非门电路的应用。 3、掌握半加器电路结构和逻辑功能。 二、实验仪器和设备 通用电路系统实验台 万用表 74LS00 74LS86 三、实验步骤及内容 （一）利用摩根定理可以对逻辑函数化简或进行逻辑变换。 摩根定律： = = 1、利用与非门组成一个与门的电路设计。与非门的布尔代数表达式为：，而与门的布尔代数表达式为：，只要把与非门的输出Y反相一次，即可得到与非门的功能： == 因此只要用二个与非门即可实现与门的功能。测试电路图如2-1，并将测试结果记录于表2-1。 表2-1 输 入 输 出 A B Z 0 0 0 0 1 0 1 0 0 1 1 1  图2-1 2、利用与非门组成一个或门的电路设计，验证摩根定律。或门的布尔代数表达式为：Z=A+B，根据摩根定律可知： Z=A+B = 因此可以用三个与非门连接起来，即可实现或门的功能。测试电路图如2-2，并将测试结果记录于表2-2。 表2-2 输 入 输 出 A B Z 0 0 0 0 1 1 1 0 1 1 1 1 图2-2 （二）测试74LS00的开关动态特性 1、用奇数个与非门构成环形振荡器，如图2-3所示。振荡频率为： ，用示波器观察波形，测量振荡频率，计算与非门的 图2-3 与非门构成环形振荡器 平均延迟时间。其中，是与非门的个数。结果如图2-5 （三）半加器逻辑功能的测试。用一个与门及一异或门（74LS86）组成一位半加器，测试其逻辑功能。如图2-4所示。 表2-3 输 入 输 出 A B CO S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 图2-4 图2-4 四、实验分析 74LS00引脚图 74LS86 引脚图 f=35.61MHz 根据 得 =4.68ns 图2-5 测延迟时间波形图 五、实验结论 1、门电路芯片74LS00中闲置的输入端应接到高电平（即通过电阻接到电源正电压）。 2、TTL与非门不用的输入端可以悬空，最好接高电平；CMOS与非门不用的输入端必须接高电平。因为：1、TTL电路中悬空也相当于接高电平；2、CMOS电路输入阻抗很高，悬空的话容易引入干扰。