计算机组成原理第五章中央处理器1主编薛胜军教授.ppt

;5.1中央处理器的总体结构; 5.1.1 中央处理器的组成与功能;（1）控制器组成 控制器由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器等组成，主要负责协调和指挥整个计算机系统的操作，控制计算机的各个部件执行程序的指令序列。控制器内的主要寄存器有：程序计数器(PC，Program Counter)、缓冲寄存器(DR，Data Buffer Register)、指令寄存器(IR，Instruction Register)、指令译码器(ID，Instruction Decoder)、地址寄存器(AR: Address Register)。 1）程序计数器(PC，Program Counter) 程序计数器(PC)就是能够具体指出下一条指令的地址的部件，又称作指令计数器。在程序开始执行前，必须将它的起始地址，即程序的第一条指令所在的内存单元地址(程序入口)送入PC，此时PC的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，以便使其保持总是将要执行的下一??指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。但是，当遇到转移指令时，后继指令的地址(即PC的内容)必须从指令寄存器中的地址字段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定。;2）缓冲寄存器(DR，Data Buffer Register) 缓冲寄存器用来暂时存放从主存储器读来的一条指令或者一个数据字；当向主存储器存放一条指令或一个数据字时，也暂时将它们存放在缓冲寄存器中。设置缓冲寄存器的目的是作为CPU和主存储器、外部设备之间信息传送的中转站，并且协调补偿CPU和主存储器、外部设备之间在操作速度上的差别。 3）指令寄存器(IR，Instruction Register) 指令寄存器用来保存当前正在执行的一条指令字代码。当执行一条指令时，先把它从主存储器取到缓冲寄存器中，然后再传送至指令寄存器。 4）指令译码器(ID，Instruction Decoder) 指令分为操作码和地址码字段，由二进制数字组成。为了能执行任何给定的指令，必须对操作码进行分析，以便识别所要求的操作。指令译码器就是对指令寄存器中的操作码字段进行分析，识别该指令规定的操作，向操作控制器发出具体操作的特定信号。;5）地址寄存器(AR，Address Register) 地址寄存器用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读／写操作完成为止。当CPU和内存进行信息交换，即CPU向主存储器存／取数据时，或者CPU从主存中读出指令时，都要使用地址寄存器和缓冲寄存器。同样若将外围设备的设备地址作为像内存的地址单元那样来看待，则当CPU和外围设备交换信息时可同样使用地址寄存器和缓冲寄存器。地址寄存器的结构和缓冲寄存器、指令寄存器一样，通常使用单纯的寄存器结构。信息的存入一般采用电位—脉冲式，电位输入端对应数据信息位，脉冲输入端对应控制信号，在控制信号作用下，瞬时地将信息打入寄存器。 ;控制器的主要作用是： a)　取指令。从主存储器中取出一条指令，并且指出下一条指令　在主存中的位置。 b)　指令译码。对当前取得的指令进行分析，指出该指令要求做什么操作，并产生相应的操作控制命令，以便启动规定的动作。如果参与操作的数据在存储器中，则还需要形成操作数地址。 c)　控制指令执行。根据分析指令时产生的操作命令和操作数地址形成相应的操作控制信号序列，通过运算器、存储器及输入／输出设备的执行，实现每条指令的功能。 d)　控制程序和数据的输入与结果输出。根据程序的规定或人为干预，向输入／输出设备发出一些相应的命令来完成 I／O功能。 e)　处理异常情况和请求。当计算机出现异常情况，如除数为零和数据传送的奇偶错等，或者出现外部中断请求和DMA请求的时候，控制器可以中止当前执行的程序，转去执行异常处理或者响应中断和DMA请求并进行相关处理。;(2)运算器组成 运算器由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态标志寄存器组成，负责完成对操作数据的加工处理任务。相对控制器而言，运算器接受控制器的命令并且进行动作，即运算器所进行的全部操作都是由控制器发出的控制信号来指挥的，所以它是执行部件。运算器的主要组成有：算术逻辑单元(ALU：Arithnetic and Logic Unit)、累加寄存器(AC：Accumulator)、数据缓冲寄存器(DR：Data Buffer Register)、状态标志寄存器等。 1) 算术逻辑单元(ALU：Arithnetic