计算机组成原理第五章中央处理器[三]汇总.ppt

例:某计算机字长16位,采用16位定长指令字结构,部分数据通路结构如下图所示:图中所有控制信号为1时表示有效,为0 时表示无效.如MDRinE为1时表示允许数据从DB打入MDR,MDRin为1时表示允许数据从内总线打入MDR. 现有指令ADD (R1),R0; (R0)+((R1)) →(R1),即将R0中的数据与R1的内容所指主存单元的数据相加,并将结果送入R1的内容所指主存单元中保存. CLA ;清AC ADD I D ; I=0为直接寻址,即(AC)+(D) AC I=1为间接寻址,即(AC)+((D)) AC STA I D ; I=0为直接寻址,即(AC) D;I=1为间接寻址,即(AC) (D) LDA I D ; I=0为直接寻址,即(D) AC;I=1为间接寻址, 即((D)) AC JMP I D ; I=0为直接寻址,即D PC; I=1为间接寻址,即 (D) PC 为微操作安排时序时应注意： 有些微操作的次序是不能改变的，故安排微操作节拍时必须注意微操作的先后顺序； 凡是被控对象不同的微操作，若能在一个节拍内执行，应尽可能安排在同一个节拍内，以节省时间。 * * 答案要点:参考答案一: 参考答案二: 时钟 功能 有效控制信号 C5 C6 C7 C8 C9 (R1) →MAR R1out,MARin M →MDR；(R0) →A MemR,MDRinE,R0out,Ain (MDR)+(A) →AC MDRout,Add,ACin (AC) →MDR ACout,MDRin (MDR) →M MDRoutE,MemW 时钟 C5 C6 C7 C8 C9 功能 有效控制信号 C10 (R1) →MAR R1out,MARin M →MDR (MDR) →A MemR,MDRinE MDRout,Ain (R0)+(A) →AC R0out,Add,ACin (AC) →MDR ACout,MDRin (MDR) →M MDRoutE,MemW 5.4 硬布线控制器(Hardwired control unit) 与PLA控制器 硬布线控制器(组合逻辑控制器)是由大量逻辑门电路和触发器电路构成的非常复杂而庞大的树形逻辑网络.核心为微操作产生部件(控制单元CU),以组合逻辑设计思想,布尔代数为主要工具设计而成. 硬布线控制器的基本思想:某一微操作控制信号是指令操作码译码输出、时序信号和状态条件的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路和触发器等器件实现。 控制器发出的控制信号是空间和时间因素的函数,前者是指操作在什么条件下进行,后者是指在什么时刻进行。 微操作控制信号=机器周期 节拍 脉冲 操作码 机器状态条件 操作码 地址码 指令译码器 硬布线逻辑 (组合逻辑) … PC 周期状态 触发器 节拍 发生器 时钟 发生器 … … 结果反馈信息 … M2 M3 T1 T4 CP IR 中断 控制 逻辑 转移地址 +1 RESET 中断信号 微操作控制命令(内部控制信号 及外部控制信号) 图5.20 组合逻辑控制器总框图 M1 I1 Im C1 C2 Cn 5.4.1 组合逻辑控制器的设计步骤 1.绘制指令操作流程图 根据CPU的结构图把每条指令的执行过程分解为若干功能部件能实现的基本微操作序列，并以图的形式排列成有先后次序、相互衔接配合的流程，称之为指令操作流程图，并综合成一个总的流程图。 2.选择合适的控制方式和控制时序 一般采用同步控制方式、三级时序系统。 设置n个机器周期，每个机器周期内可以完成主存的一次读写操作。每个周期设置一个周期状态触发器，哪个触发器为1，表示机器进入 哪个机器周期。每个机器周期设置m个节拍T0、T1、…、Tm-1。每个节拍内设置一个工作脉冲，用于寄存器接收数据的打入脉冲。寄存器接收数据使用脉冲的前沿，脉冲的后沿用于周期、节拍的转换。 3. 编排微操作时间表 是对指令流程图的进一步具体化，将指令流程图中的各个微操作具体落实到各个机器周期的相应节拍和脉冲中去，并以微操作控制信号的形式编排一张表，称之为微操作时间表。微操作时间表能够形象地表明控制器应该在什么时间，根据什么条件发出哪些微操作控制信号。 4.进行微操作综合