数电实验二实验报告 数电实验二.doc

数电实验二实验报告 数电实验二 导读：就爱阅读网友为您分享以下“数电实验二”的资讯，希望对您有所帮助，感谢您对92的支持! 实验二：组合逻辑电路(MSI和设计) 一、 实验目的： 1、 了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器 74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法； 2、 掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功 能； 3、 掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功 能。 二、 知识点提示： 1、组合逻辑电路的设计方法 (1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表； (2)根据真值表写出相对应的逻辑表达式，并化成适合的形式； (3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定） (4)再根据逻辑表达式，画出逻辑电路图； (5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。 2、中规模集成器件电路特点 中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。 具体设计方法见教材。 三、 实验原理： 1、MSI中规模集成电路的管脚图和功能表，及使用说明。 译码器(74HC138) 一个n变量的译码器的输出包含了n变量的所有最小项。例如，3线／8线译码器 (74HCl38)8个输出包含了3个变量的全部最小项的译码。 用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。 74LSl38是3-8线译码器，其外引脚排列如图2-1所示。74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6