-集成电路应用实验报告--基于CD4046锁相环频率合成器设计.doc

2 集成电路应用实验报告 基于CD4046锁相环频率合成器设计 学院： 班级： 组员： 指导老师： 时间： 基于CD4046锁相环设计频率合成器 内容摘要： 频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。在通信、雷达、测控、仪器表等电子系统中有广泛的应用， 频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。 关键词：　频率合成器 CD4046 设计和制作任务 1、确定电路形式，画出电路图。 2、计算电路元件参数并选取元件。 3、制作PCB板并焊接电路。 4、调试并测量电路性能。 5、写出课程设计报告书。 二、任务要求 1．频率步进 100Hz 2．锁定范围 100KHz≤f≤500KHz 3．频率稳定度 ≤0.1kHz。 确定电路设计方案 原理框图如上，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率，经固定分频后（M分频）得到基准频率，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： 故 (为基准频率) 当N变化时，就可以得到一系列的输出频率。 方案设计 （一）、振荡源的设计 采用4M无源晶体与CMOS非门（CD4049）组成4MHz振荡器，如图所示。图中R2为反馈电阻使非门工作于线性放大区，震荡之后接两个连续非门提供增益放大及波形整形。晶体等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。 （二）、N分频的设计 CD4522是可预置数的二一十进制1/N减计数器。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下： PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1，Cr(10) =1时，计数器清零。 由四片CD4522及四个四位拨码开关组成100.0K——500.0KHZ频率合成器。如下图，最终应做到拨盘开关的数值是多少，VCO输出信号的频率就是多少KHz。 之后，再加入一片74HC163芯片实现二分频电路，从而实现将波形变为50%占空比的方波。 （三）、0.1KHZ标准信号源设计（即M分频的设计） 根据4518的输出波形图，Q4引脚可以进行十分频，用2片CD4518（共4个计数器）组成一个10000分频器，再用一片74HC163计数器实现八分频，合起来就是4个十分频器加1个八分频器，这样就可把4MHz的晶振信号变成0.1KHz的标准信号。 、4046锁相环参数设计 本实验设计中，M固定，N可变。基准频率定为0.1KHz，改变N值，使N=1—9999，通过减法计数器芯片CD4522则可产生可编程的 =0.1KHz—999.9KHz的频率范围。 为了实验调试及设计方便，采用相位比较器Ⅱ及宽带滤波设计（R2 = ∞，VCO Without Offset）。选定VDD=5V。 这里由图可知： （精密可调）  采用如图所示滤波器设计。 取值： R3为330K C2为1uf 整体电路图及PCB 七、电路调试 本实验电路采用分模块设计，各个模块间利用短路帽进行连接，断开短路帽时可以分模块调试，确保每个模块电路调试成功后，再进行整个电路的联合调测，最后进行测试输出结果。 首先测试的是晶振模块接入VDD+5V左右电源，测试振荡模块。用示波器进行测试。第一，测试CD4049第一个非门的输出端，示波器显示4MHz的正弦波时，表示晶振起振成功并且稳定，若波形出现谐波失真可以通过改变C1、C2谐振电容对振荡波形进行微量调整。第二，测试CD4049的第三个非门输出，当示波器显示4MHz的方波时，表示输出正常，晶振模块电路及工作正常。 接着测试N分频模块。首先将分频模块进行总体测试,直接测试74HC163芯片12号引脚,用示波器观察波形及频率示数。如果显示波形为50Hz方波，则分频模块工作正常。如果测试频率不正常或者波形显示错误，则应该一级级断开短路帽进行分级测试，分别测试CD4518测试端口判断芯片和电路是否工作正常。如果还是有错误，则应该分别对芯片中的每个计数器输出端进行测试。 然后