基于集成频率合成器的锁相环设计.pdf

科技信息 ○机械与电子○ SCIENCE TECHNOLOGY INFORMATION 年 第 期 2009 13 基于集成频率合成器的锁相环设计 杨新峰 胡佳伟 胡小兰 （中国电子科技集团公司第四十一研究所 山东 青岛 266555 ） 摘 要 本文阐述了锁相环的工作原理 以 为例设计了 锁相环 并给出了仿真过程和最终测试结果 【 】 ， LMX2470 5--10GHz ， 。 关键词 锁相环 相位噪声 环路滤波器 【 】 ； ； The PLL Design Based On Integrated Frequecy Synthesizer 【Abstract 】This paper introduces the work principle of PLL , designs a PLL (5— 10GHz) based on LMX2470 and also gives the process of simulation and test result . 【 】 ； ； Key words PLL Phase Noise Loop filter 在 的反馈环路中添加了 分频电路。 选用 公司生产 0．引言 VCO 4 VCO Hittice 的 其偏离 处相噪高达 输出功率为 频率合成器是通信电子系统实现高性能指标的关键 电子设备或 HMC587LC4B ， 100k -95dBc/Hz, + 。 系统的高性能都直接或间接依赖于频率合成器的性能 随着大规模集 10±3dBm ，输入电容 10pF ，调谐电压范围0～18V。 。 成电路技术的迅速发展 频率合成器向集成化方向前进 集成锁相频 3.2 鉴相频率选取 ， 。 鉴相频率的选取原则在输出频率及频率分辨率能满足的前提下 率合成器包括参考分频器 鉴相器 电荷泵等 它有很多优点 例如体 ， 、 、 。 ， 尽可能地选用高的鉴相频率 本设计中 由于集成锁相环芯片的工作 积小