文档详情

第4章 3线-8线二进制译码器-74hc138.pdf

发布：2025-03-25约5.96万字共19页下载文档

文本预览下载声明

CD54/74HC138,CD54/74HCT138,

CD54/74HC238,CD54/74HCT238

DatasheetacquiredfromHarrisSemiconductor

SCHS147IHigh-SpeedCMOSLogic3-to8-LineDecoder/

October1997-RevisedAugust2004DemultiplexerInvertingandNoninverting

FeaturesOrderingInformation

•SelectOneOfEightDataOutputs

TEMP.RANGE

ActiveLowfor138,ActiveHighfor238o

[/TitlePARTNUMBER(C)PACKAGE

•l/OPortorMemorySelector

(CD74CD54HC138F3A-55to12516LdCERDIP

HC138•ThreeEnableInputstoSimplifyCascadingCD54HC238F3A-55to12516LdCERDIP

•TypicalPropagationDelayof13nsatV=5V,

CD74CL=15pF,TA=25oCCD54HCT138F3A-55to12516LdCERDIP

HCT13•Fanout(OverTemperatureRange)CD54HCT238F3A-55to12516LdCERDIP

8,-StandardOutputs...............10LSTTLLoadsCD74HC138E-55to12516LdPDIP

CD74

显示全部

相似文档

74HC138译码器.doc 　74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。 74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一
2017-06-07 约1.14千字 2页立即下载
译码器分二进制译码器.ppt 集成显示译码器74LS48 引脚排列图第7章常用中规模集成组合逻辑电路学习要点加法器编码器、译码器 多路选择器、多路分配器一、 二进制并行加法器全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。一、 二进制并行加法器全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器。 1、串行进位加法
2017-06-24 约7.55千字 44页立即下载
第4章 4线-16线二进制译码器-74hc154.pdf CD54HC154,CD74HC154, CD54HCT154,CD74HCT154 DatasheetacquiredfromHarrisSemiconductor SCHS152D High-SpeedCMOSLogic September1997-RevisedJune20044-to16-LineDecoder/Demultiplexer FeaturesAHighoneitherenableinputforcestheoutputintotheHigh state.Thedemultiplexingfunctionisperformedbyusingthe •TwoEnableInp
2025-03-27 约5.16万字 15页立即下载
ls138二进制译码器.ppt 3.3.1 二进制译码器 3.3.2 二-十进制译码器 * * 3.3.1 二进制译码器 3.3.2 二-十进制译码器 3.3 译码器结束放映复习全班有42名同学，需几位二进制代码才能表示？为什么要用优先编码器？ 3.3 译码器　　译码：编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。　 译码器：实现译码功能的电路。　　常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。 二进制代码原来信息编码对象编码译码图3-7 三位二进制译码器的方框图输入：二进制代码（N位），输出：2N个，每个输出仅包含一个最小项。
2018-09-15 约1.38千字 15页立即下载
14-1 二进制译码器.pdf 第十四讲若干常用中规模组合逻辑电路-译码器 ※二进制译码器※ ※二进制译码器※ Lecture 《数字电子技术基础》第十四讲若干常用中规模组合逻辑电路-译码器 █译码器定义 ◆逻辑功能：将每个输入的二进制代码对应输出为高、低电平信号。 ◆译码是编码的反操作。 ◆常用的译码器有二进制译码器（binary decoder）、二—十进制译码器（binary-coded decimaldecoder）、显示译码器（displaydecoder）等。《数字电子技术基础》第十四讲若干常用中规模组合逻辑电路-译码器 █二进制译码器（最小项译码器）例：3位二进制（3线－8线）译码器框图和真值表如下
2024-06-20 约5.74千字 10页立即下载
二进制译码器精要.ppt 二进制译码器 生活情境：　LED广告屏、全彩LED大屏、 LCD液晶显示屏、LED数码管、等已经深入我们的生活。这些器件里，二进制译码器是一个重要电路。　 1.译码器的术语学习（1）译码是编码的反过程。编码时，二进制代码被赋予特定的意义。将代码状态的原意“翻译”出来的过程，叫译码。 2.合作学习 1．自学P194页“1、工作原理”内容。（1）概括主要内容（2）“n线——2n线译码器”是什么意思？画图展示你们小组的学习成果。课堂思考根据ｎ线－2ｎ线译码器的特点，小组合作完成下列画图，注意帮助不会做的成员. 3、二变量译码器 （1）根据二变量译码器的方框图，完成下列问题。 “
2017-03-22 约2.04千字 20页立即下载
四位与非门设计和4位二进制译码器.doc 课程设计题目: （二） 4输入二进制译码器 2013年月日输入端CMOS与非门电路，其中包括个串联的N沟道增强型MOS管和个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、、中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、、全为高电平时，才会使个串联的NMOS管都导通，使个并联的PMOS管都截止，输出为低电平。输出网表文件 HSPICE 读入一个输入网表文
2017-05-15 约1.29万字 17页立即下载
四位与非门设计及4位二进制译码器.doc 课程设计题目: （二） 4输入二进制译码器 2013年月日输入端CMOS与非门电路，其中包括个串联的N沟道增强型MOS管和个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、、中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、、全为高电平时，才会使个串联的NMOS管都导通，使个并联的PMOS管都截止，输出为低电平。输出网表文件 HSPICE 读入一个输入网表文
2017-06-08 约1.29万字 16页立即下载
硬件电路设计与电子工艺基础（第2版）集成芯片汇总课件 第4章 3线-8线二进制译码器-74hc138 --- 同步加计数器-74hc160、74hc161.pdf CD54/74HC138,CD54/74HCT138, CD54/74HC238,CD54/74HCT238 DatasheetacquiredfromHarrisSemiconductor SCHS147IHigh-SpeedCMOSLogic3-to8-LineDecoder/ October1997-RevisedAugust2004DemultiplexerInvertingandNoninverting FeaturesOrderingInformation •SelectOneOfEightDataOutputs TEMP.RANGE ActiveLowfor138,ActiveH
2025-03-28 约172.95万字页立即下载
二用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能.ppt 数字电子技术基础译码器(二)用二进制译码器实现组合逻辑函数由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻辑函数。当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。由于有A、B、C三个变量，故选用3线-8线译码器。解：(1)根据逻辑函数选择译码器[例]试用译码器和门电路实现逻辑函数选用3线-8线译码器CT74LS138，并令A2=A，A1=B，A0=C。(2)将函数式变换为标准与-或式(3)根据译码器的输出有效电平确定需用的门电路ABCYY1Y0Y3Y4Y2Y5Y6Y71S
2025-04-29 约小于1千字 5页立即下载
利用74HC138制作4线—16线译码器..doc 《组合逻辑电路的分析与设计》 ————利用74HC138制作4线—16线译码器院系：电子与信息工程学院利用74HC138制作4线—16线译码器一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成组合电路的方法。二、实验仪器 1、数字电路实验箱 2、74HC138 3-8线译码器 2片三、实验原理 1、CMOS器件74HC138的逻辑功能及应用 74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能
2017-01-09 约1.76千字 8页立即下载
十进制译码器.doc 一．课题题目：二-十进制译码器设计难度：10分二．摘要把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。三．关键词二-十，译码器，翻译，编码。四．设计要求 (1)根据设计要求，绘制出电路状态转换图，实现二-十进制译码器。 (2)根据电路状态转换图，用门电路
2017-03-27 约小于1千字 4页立即下载
14-2 二十进制译码器.pdf 第十四讲若干常用中规模组合逻辑电路-译码器 ※二-十进制译码器※ ※二-十进制译码器※ Lecture 《数字电子技术基础》第十四讲若干常用中规模组合逻辑电路-译码器 █二-十进制译码器 逻辑功能：将输入的BCD码的10个代码译成10 个高、低电平输出信号。它属于码制变换译码器中的一种。 Y 0 A 0 A 4线－10线译码器74LS421 A 是二－十进制译码器的一个2 A 典型例子，它将所输入的3 8421－BCD码二进制代码译成十进制代码0～9。 Y 9 《数字电子技术基础》第十四讲若干常用中规模组合逻辑电路-译码器 ◆74LS42功能表《数字电子技术基础》第十四讲若干常用中
2024-06-20 约3.17千字 5页立即下载
4线-16线-译码器.docx 沈阳航空航天大学北方科技学院课程设计 PAGE \* MERGEFORMAT21 课程设计说明书题目： 4线-16线译码器系别：电子信息工程部班级： B041301 学号：学生姓名：指导教师：成绩：沈航北方科技学院课程设计任务书教学部：电子信息工程部专业：自动化课程设计题目： 4线-16线译码
2018-10-30 约6.23千字 26页立即下载
第七讲译码器.ppt 三、二—十进制译码器 是将输入BCD码的10个代码译成10个高、低电平输出信号 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
2017-08-14 约5.88千字 63页立即下载