四位与非门设计及4位二进制译码器.doc

课 程 设 计 题 目: （二） 4输入二进制译码器 2013年月日输入端CMOS与非门电路，其中包括个串联的N沟道增强型MOS管和个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、、中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、、全为高电平时，才会使个串联的NMOS管都导通，使个并联的PMOS管都截止，输出为低电平。 输出网表文件 HSPICE 读入一个输入网表文件，并将模拟结果存在一个输出列表文件或图形数据文件中，输入文件*.sp包含以下内容： （1）电路网表（子电路和宏、电源等） （2）声明所要使用的库 （3）说明要进行的分析 （4）说明所要求的输出 输入网表文件和库文件可以由原理图的网表生成器或文本编辑器产生。输入网表文件中的第一行必须是标题行，并且.ALTER辅助模型只能出现在文件最后的.END语句之前，除此之外，其它语句可以按任意顺序排列。 三、设计步骤 1、写网表文件 首先在Tanner中将上述原理图绘制出，仿真后确保电路图正确且能够实现与非功能，然后生成网表文件。在文本文档中写出Hspice软件所要求的网表文件，并另存为*.sp文件。 网表文件如下所示： NANDMOS Circuit .OPTIONS LIST NODE POST .TRAN 200P 60N MNMOS_1 OutPUT A N_1 N_1 NCH W=2.5u L=250n MNMOS_2 N_1 B N_2 N_2 NCH W=2.5u L=250n MNMOS_3 N_2 C N_3 N_3 NCH W=2.5u L=250n MNMOS_4 N_3 D Gnd Gnd NCH W=2.5u L=250n MPMOS_1 OutPUT A Vdd Vdd PCH W=2.5u L=250n MPMOS_2 OutPUT B Vdd Vdd PCH W=2.5u L=250n MPMOS_3 OutPUT C Vdd Vdd PCH W=2.5u L=250n MPMOS_4 OutPUT D Vdd Vdd PCH W=2.5u L=250n Vdd Vdd Gnd 5 V1 A Gnd PULSE .2 4.8 2N 1N 1N 5N 20N V2 B Gnd PULSE .2 4.8 2N 1N 1N 8N 21N V3 C Gnd PULSE .2 4.8 2N 1N 1N 10N 22N V4 D Gnd PULSE .2 4.8 2N 1N 1N 15N 23N C OUT 0 .01p .MODEL PCH PMOS LEVEL=1 .MODEL NCH NMOS LEVEL=1 .measure tran maxk max v(OutPut1) from=10NS to=45NS .measure tran mink min v(OutPut1) from=10NS to=45NS .end 2、打开网表文件与仿真 进入Hspice软件点击open打开上面的网表文件，仿真，如下图所示： 点击上图中Avanwaves如下图所示： 加入输入信号，仿真波形如下图所示： 仿真分析 1.直流工作点分析 每种分析方式都以直流操作点分析开始， 对DC.OP分析不收敛的情况，解决方法是：删除.option语句中除acct，list，node，post之外的所有设置，采用默认设置，查找.lis文件中关于不收敛的原因；使用.nodeset和.ic语句自行设置部分工作点的偏置；DC.OP不收敛还有可能是由于model引起的，如在亚阈值区模型出现电导为负的情况。 2.瞬态分析 瞬态分析先进行直流工作点的计算，将计算结果作为瞬态分析在T0时刻的初始值，再通过迭代计算，在迭代计算过程中时间步长值是动态变化的，.tran tstep中的步长值并不是仿真的步长值，只是打印输出仿真结果的时间间隔的值，可以通过调整.options lvltim imax imin来调整步长值。 瞬态分析不收敛主要是由于快速的电压变化和模型的不连续，对于快速的电压变化可以通过改变分析的步长值来保证收敛。对模型的不连续，可以通过设置CAPOP和ACM电容，对于给定的直流模型一般选择CAPOP=4，ACM=3，对于level 49，ACM=0。 对瞬态分析，默认采用Trapezoidal算法，精度比较高，但容易产生寄生振荡，采用GEAR算法作为滤波器可以滤去由于算法产生的振荡，具有更