数字电路及数字系统设计课件.ppt

例、用74138和最少的逻辑门设计一地址译码器，要求地址范围是十六进制00-3FH. 分析：地址码共有64个，则译码输出端共有64个，需要八片3/8译码器（74138）。 地址低三位接74138的地址输入端。 高三位地址信号用来对八片74138寻址。 电路图有如下两种形式： 译码器真值表如下 输出低电平有效）： 例4 例5 例5的逻辑图 四、画逻辑图: 二、写出逻辑函数式： Y AB C+ABC+ABC+ABC+ABC 三、化简: Y AC+AC+AB 转换为与非－与非式： 2.多输出组合逻辑电路的设计： 例：设计一个输入为BCD代码的七段字形译码器。BCD代码可用8421BCD码，七段字形显示器件可用七段独立的发光元件（发光二极管LED、液晶显示器LCD、荧光数码管、真空电子管等） 解：用七段独立的发光元件 发光二极管LED、液晶显示器LCD、荧光数码管或真空电子管 显示数字0--9。 Ya A3A2A1A0+A3A1+A2A0 Yb A3A1+A2A1A0+A2A1A0 Yc A3A2+A2A1A0 Yd A2A1A0+A2A1A0+A2A1A0 Ye A2A1+A0 Yf A3A2A1+A2A1+A1A0 Yg A3A2A1+A2A1A0 三、用MSI设计组合逻辑电路 数字集成电路生产工艺不断成熟，中大规模通用数字集成电路产品已批量生产，产品已标准化、系列化，且成本低廉，许多数字电路都可直接使用中大规模集成电路的标准模块来实现。这样可以缩小电路的体积，减少连线，提高电路的可靠性，降低成本，且其它一些逻辑功能也可以用标准的中规模集成模块来设计。 MSI设计最简标准：所用集成模块数目最少，品种最少，集成模块之间连线最少。 目前，用于实现组合逻辑电路设计最多的中规模集成电路有数据选择器，译码器，全加器等。单输出函数选用数据选择器，多输出函数则选用译码器。 一、用数据选择器实现逻辑函数 例１: 试用四选一数据选择器实现逻辑函数 解:当S 1时,4选1数选器的逻辑函数式为: Y D0 A1A0 +D1 A1A0 +D2 A1A0 +D3 A1A0 分析:将地址输入A0 , A1和数据输入视为三变量R , A ,G. 则需令 D0 ~D3为第三个变量的适当状态 原变量，反变量，0，1 ，将（1）式变换成与（2）式对应的形式： Y G R A + G R A + G R A + 1 R A ——— 1 式 ——— 2 式 ——— 3 式 将（2）式与（3）式对比： 令 A1 R，A0 A，D0 D2 G D1 G，D3 1 例2：用八选一数据选择器产生三变量逻辑函数 解：8选1数选器的地址输入位数n 3，分别对应A2 A，A1 B，A0 C，与8选1数选器的逻辑函数式对比： Y D0 A2A1A0 +D1 A2A1A0 +D2 A2A1A1 +D3 A2A1A0 +D4 A2A1A0 +D5 A2A1A0 +D6 A2A1A0 +D7 A2A1A0 Z A B C+AC+ABC 1 A B C +0 A BC +0 ABC +1 ABC +0 AB C +1 ABC +0 ABC +0 ABC 得：D0 D3 D5 D7 1 D1 D2 D4 D6 0 可看出一片4选1数选器能产生任何一种最多3变量的逻辑函数，一片8选1数选器能产生任何一种最多4变量的逻辑函数，.....，即具有n位地址输入的数据选择器可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 二、用译码器产生多输出逻辑函数 例3：试利用3线－8线译码器产生一组多输出逻辑函数 解：当S 1时，3线—8线译码器各输出端的函数式为： Y0 A2 A1 A0 m0 Y2 A2 A1 A0 m2 Y1 A2 A1 A0 m1 Y3 A2 A1 A0 m3 Y4 A2 A1 A0 m4 Y5 A2 A1 A0 m5 Y6 A2 A1 A0 m6 Y7 A2 A1 A0 m7 将Z1~Z4化为最小项之和的形式： Z1 ABC + ABC + ABC + ABC m3 + m4+ m5+ m6 Z2 ABC + ABC + A BC m1 + m3+ m7 Z3 ABC + ABC + ABC + ABC m3 + m4+ m5+ m6+m7 Z4 ABC + A BC + ABC + ABC m0 + m2+ m4+ m7 经转换得： Z1 m3 m4 m5 m6 Z2 m1 m3 m7 Z3 m3 m4 m5 m6m7 Z4 m0 m2 m4 m7 例4．设计一个能将BCD代码转换为余3代码的代码转换器。 解：列出代码