工学 集成电子技术基础教程.ppt
文本预览下载声明
集成电子技术基础教程 第三篇 数字电子电路 3.3.5 基本组合逻辑电路 编码器 译码器 五、数据选择器和数据分配器 数据选择器 应用多路选择器实现一般逻辑函数 数据分配器 六、数值比较器 七、奇偶校验器 第三篇 数字电子电路 第4章 集成组合逻辑电路 3.4.1 中规模编码器和译码器及其应用 一、中规模集成编码器及其应用 【例1】 【例2】 二、中规模集成译码器及其应用 3.4.2 中规模集成二进制加法器74HC283 用74HC283实现减法运算 实现多位二进制数相加运算 实现代码转换 3.4.3 中规模集成数据选择器 和数据分配器 扩大选择数据范围 实现组合逻辑函数 用于产生序列脉冲 3.4.4 任意位数值比较器的实现 两个4位数值比较器连接成的 8位数值比较电路 三个4位数值比较器连接成的 10位数值比较电路 3.4.5 奇偶校验系统 数字系统中的奇偶校验系统 3.4.6 应用PLD器件设计组合逻辑电路 组合型PLD器件的输出特性 低密度PLD器件的应用 偶数位“1” 工作在奇校验模式 校验位为“1” 工作在奇校验模式 如传送无错,则该位“1”;否则为0。 根据集成度规模(单个硅片中相应等效门数)分: 低密度PLD器件(等效门数1000门) 可编程 不可编程 可编程 GAL 固定 不可编程 可编程 PAL 固定 可编程 可编程 PLA 固定 可编程 不可编程 PROM 输出电路 或阵列 与阵列 分类 高密度PLD器件(等效门数高达几千、几十万门以上) CPLD、FPGA CD4532:8线—3线中规模集成优先编码器 引脚(管脚)图 逻辑符号图 CD4532功能表 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 1 0 0 × 1 0 0 0 0 0 0 1 0 1 0 1 0 × × 1 0 0 0 0 0 1 0 1 1 1 0 × × × 1 0 0 0 0 1 0 1 0 0 1 × × × × 1 0 0 0 1 0 1 1 0 1 × × × × × 1 0 0 1 0 1 0 1 1 × × × × × × 1 0 1 0 1 1 1 1 × × × × × × × 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 × × × × × × × × 0 EO GS Y0 Y1 Y2 I0 I1 I2 I3 I4 I5 I6 I7 EI 代码和控制输出 编码器输入 输入/输出:8个输入高电平有效,大数优先,三位原码输出。是一个8线/3线优先编码器。 CD4532功能表 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 1 0 0 × 1 0 0 0 0 0 0 1 0 1 0 1 0 × × 1 0 0 0 0 0 1 0 1 1 1 0 × × × 1 0 0 0 0 1 0 1 0 0 1 × × × × 1 0 0 0 1 0 1 1 0 1 × × × × × 1 0 0 1 0 1 0 1 1 × × × × × × 1 0 1 0 1 1 1 1 × × × × × × × 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 × × × × × × × × 0 EO GS Y0 Y1 Y2 I0 I1 I2 I3 I4 I5 I6 I7 EI 代码和控制输出 编码器输入 EI使能端(高电平使能) CD4532功能表 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 1 0 0 × 1 0 0 0 0 0 0 1 0 1 0 1 0 × × 1 0 0 0 0 0 1 0 1 1 1 0 × × × 1 0 0 0 0 1 0 1 0 0 1 × × × × 1 0 0 0 1 0 1 1 0 1 × × × × × 1 0 0 1 0 1 0 1 1 × × × × × × 1 0 1 0 1 1 1 1 × × × × × × × 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 × × × × × × × × 0 EO GS Y0 Y1 Y2 I0 I1 I2 I3 I4 I5 I6 I7 EI 代码和控制输出 编码器输入 EO作用:EO只有在EI=1使能,而无编码输入时为“1”,其余情况为“0”。它可以控制相同编码器的EI使能端。 CD4532功能表 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 1 0 0 × 1 0 0 0 0 0 0 1 0 1 0
显示全部