多功能数字钟—数电课程设计报告.doc

PAGE PAGE 13 《多功能数字钟电路设计与制作》 课程设计报告 班 级： 建筑设施智能技术二班 姓 名： ***** 学 号： ******** 指导教师： ***** 2010年 11月 19日 目 录 一、 内容摘要……………………………………………3 二、 设计内容及要求……………………………………3 三、 总设计原理…………………………………………3 四、 单元电路的设计……………………………………6 1、 基于NE555的秒方波发生器的设计……………5 2、 基于74LS160的12\60进制计数器的设计……7 3、 校时电路的设计…………………………………9 五、 设计总电路图………………………………………10 六、 主要仪器及其使用方法……………………………10 七、 设计过程中的问题及解决方案……………………10 八、 心得体会……………………………………………12 九、 附录…………………………………………………13 多功能数字钟的电路设计与制作 一、内容摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。它可以实现数字电子时钟功能、仿电台整点报时功能、定时功能这三项基本功能。 二、设计内容及要求： ① 基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。 ②扩展功能：定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。 三、总设计原理： 时显示器分显示器秒显示器 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路 振荡器 分频器 定时控制 仿电台报时 整点报时 主体部分 扩展 部分 图1数字电子计时器的结构框图 （2）用74LS160实现12进制计数器 CLK CLK D0 D1 D2 D3 CLK ET EP Q0 Q1 Q2 Q3 C LD’ RD’ 74LS160 D0 D1 D2 D3 CLK ET EP Q0 Q1 Q2 Q3 C LD’ RD’ 74LS160 1 1 1 图2 用整体置零法构成的12进制计数器 （3）校时电路 当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。为使电路简单，这里只进行分和小时的校准。校时可采用快校时和慢校时两种方式。校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。图3中C1、 C2用于消除抖动。 至时个位计数器 至时个位计数器 至分个位计数器 分十位进位脉冲 秒十位进位脉冲 3.3K? 3.3K? C2 S2 C1 S1 C1=C2=0.01? +5V 校时脉冲 图3 校时电路 4、时基电路 图4 由555定时器构成的多谐振荡器 5、定时控制电路 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置进行控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 例如，要求上午7点59分发出闹时信号，持续时间为1分钟。 7时59分对应数字钟的时计数器的状态为（Q3Q2Q1Q0）H1=0111，分十位计数器的状态为（Q3Q2Q1Q0）M2=0101，分个位计数器的状态为（Q3Q2Q1Q0）M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路‘ Y=（Q2Q1Q0）H1（Q2Q0）M2（Q3Q0）M1 如果用与非门和集电极开路门电路实现，上式可改写为： +5VQ +5V Q0 ◇ ◇ Q2 Q0 分十位 Q3 Q0 分个位 1K Y 时十位 Q1 Q2 图5 定时控制电路 6、仿电台正点报时电路 仿电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响，通常按照4低音1高音的顺序发出声响，以最后一声高音结束的时刻为正点时刻。 设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间为1秒。 根据以上设定可得到电台正点报时时的分十位状态Q2M2Q0M2=11（0101），分个位的状态