文档详情

硅基CMOS锁相环关键技术的研究与设计.pdf

发布:2025-06-06约9.24万字共82页下载文档
文本预览下载声明

摘要

从“蒸汽时代”到“电气时代”,科技的迅速发展不断引领着人类社会的进步,

也不断改变着人们的日常生活。随着当下第五代移动通信技术的研发和使用,在

提高人类工业效率和生活质量的同时,也对无线通信系统中的收发机提出了越来

越高的要求。而作为收发机中的关键模块,锁相环电路系统的性能则显得至关重

要。

对芯片而言,制造工艺往往成为制约其性能的关键因素。硅基CMOS工艺相

比于其他工艺拥有集成度高、功耗低、成本低、发展前景广阔等优点。因此,本

文首先对近年来硅基CMOS锁相环及其关键技术的研究与发展脉络进行梳理并总

结,并详细介绍了锁相环系统及其关键技术的基本理论、一般架构和性能指标,

最后,本文基于硅基CMOS工艺完成了锁相环中关键技术的具体电路设计。

随后本文利用65nmCMOS工艺设计了一款三态线性鉴频鉴相器,在传统结构

的基础上增加了使能端,降低了其整体平均功耗;同时,增加了复位端,通过提

供片外时序调整的可能性提高了它工作时的稳定性;同时设计了一款双运放配合

使用结构的电荷泵,减小失配,实现充放电电流的高匹配度,降低环路杂散。后

仿真结果显示其级联时序功能正常并且电流匹配良好。实测锁相环工作正常。

在低相位噪声压控振荡器设计方面,本文使用180nmCMOS工艺设计了一款

Class-C结构压控振荡器,在版图设计的过程中对电感和地平面之间的耦合作用进

行了分析,提高了电感的品质因数,优化了相位噪声性能。在实际测试中实现了

3.65GHz到4.10GHz的调谐范围,相对带宽11.6%,在1.8V供电电压下消耗电

流6.71mA,在4.05GHz下频偏1MHz处相位噪声为-127.8dBc/Hz,整体FoM为

189.1dBc/Hz。

在超低功耗压控振荡器设计方面,本文使用65nmCMOS工艺设计了一款

inverseClass-C结构压控振荡器,其核心谐振腔使用了高品质因数的漏源反馈变压

器来代替传统结构的电感,在保证相位噪声性能的前提下大幅降低了其功耗。在

实际测试中实现了4.65GHz到5.67GHz的频率调谐范围,相对带宽19.7%,在全

频带频率内实测直流功耗仅为187μW到270μW,相位噪声从-110.8dBc/Hz到

-113.2dBc/Hz,FoM为192.4dBc/Hz.

关键词:锁相环,鉴频鉴相器,电荷泵,压控振荡器,低功耗

ABSTRACT

Fromthesteamagetotheelectricage,therapiddevelopmentofscienceand

technologycontinuestoleadtheprogressofhumansocietyandchangepeoplesdaily

life.Withthedevelopmentanduseofthecurrentfifth-generationmobile

communicationtechnology,whileimprovingtheindustrialefficiencyandqualityoflife

ofhumanbeings,italsoputsforwardhigherrequirementsfortransceiversinwireless

communicationsystems.Asakeymoduleinthetransceiver,theperformanceofthe

phase-lockedloopcircuitsystemisveryimportant.

Forchips,themanufacturingprocessoftenbecomesakeyfactorrestrictingits

performance.Comparedwithotherprocesses,thesili

显示全部
相似文档