合肥工业大学《数字逻辑电路》课件4.3.4讲:加法器.ppt
文本预览下载声明
14.3.4加法器(Adder)一、1位加法器1.半加器(HalfAdder)半加器只考虑两个1位二进制数相加,不考虑低位的进位。其真值表为输出端的逻辑式为输入输出ABSCO0000011010101101S:SUM本位和CO:CarryOut向高位的进位。
24.3.4加法器其逻辑电路及逻辑符号如图4.3.26所示半加器的逻辑电路及逻辑符号逻辑电路逻辑符号
34.3.4加法器2.全加器(FullAdder)全加器除了加数和被加数外,还要考虑低位的进位。其真值表如右表其输出端逻辑式为(可理解记忆结果)输入输出ABCISCO00
显示全部