集成电路科学与工程导论 集成电路EDA技术.pptx

00集成电路科学与工程导论第十章集成电路EDA技术

电子设计自动化技术简介模拟集成电路设计自动化数字集成电路设计自动化目录

集成电路设计自动化简介电子设计自动化技术（EDA）是连接集成电路设计与制造的桥梁：制造厂商通过EDA工具给设计公司提供工艺设计包（ProcessDesignKit,PDK）；电路设计公司通过EDA软件进行电路设计，并最终向制造厂商提供版图

集成电路设计自动化简介电子设计自动化技术（EDA）的发展历程诞生(~1970)自动化(~1980)全自动化(~1990)智能化(~2000)利用计算机技术取代手工模式辅助完成PCB布局布线、IC版图编辑等任务。可用计算机实现电路原理图输入、功能仿真、性能分析、布局布线、后仿真等操作。以系统仿真与综合优化(Synthesis)、高级语言描述为特征。以基于硬件描述语言的设计文件为核心，可自动完成如下任务：从软件方式描述的电子系统到硬件系统的逻辑编译、化简、分割、综合和优化，以及逻辑仿真与布局布线，最终完成对于特定目标集成电路的适配编译、逻辑映射与编程下载等工作。

集成电路设计自动化简介电子设计自动化技术（EDA）工具的市场格局2014-2019年第一季度全球EDA行业市场规模资料来源：ESDAlliance前瞻产业研究院（亿美元）EDA工具厂商的全球与国内市场格局资料来源：ESDAlliance前瞻产业研究院

集成电路设计自动化简介国内知名EDA工具厂商：华大九天，概伦电子，芯和半导体，广立微仿真工具测试设计平台

集成电路设计自动化简介常用EDA工具及分类VHDL仿真行为综合逻辑综合可测性设计低功耗设计布局布线后仿真SynopsysAltaEpicSynopsysIKOSCadenceCompassSynopsysVantageVantageCadenceSynopsysSynopsysCompassMentorGraphicsCadenceAvant!MentorGraphicsSunriseSynopsysCompassQuartusPCB仿真ProtelCadenceHSPICEPowerPCB

电子设计自动化技术简介模拟集成电路设计自动化数字集成电路设计自动化目录

模拟集成电路设计流程模拟集成电路的开发全流程及设计过程需要用到的EDA工具Cadence中的设计工具

模拟集成电路设计工具工艺库（PDK）一般由工艺制造厂商提供，其中包含工艺制造数据设计库中的电路可以作为一个顶层的cell，在这个cell的某个view中可以例化其他cell作为下一层的子电路单元（Cell）的不同使用方法，包含模型(VerilogA),原理图(schematic)，符号(symbol)，版图(layout)等大多数Cadence工具使用同样的库模型，库结构按目录结构组织数据，这利于不同工具之间的数据交互和一致操作。

模拟集成电路设计工具工艺库（PDK）的具体内容仿真模型描述所制造器件的电学行为特性，用于功能仿真参数化单元将器件的仿真模型、符号以及版图建立一一对应关系，用Cadence提供的可视化用户接口定义功能配置可自由定义的参数标准单元库是工艺厂商预先设计好的优化的库单元，可以极大地提高使用者的设计效率工艺文件是工艺厂商提供的工艺数据，用于版图设计物理验证规则文件用于检验版图设计的正确性

模拟集成电路设计工具物理模型确定与元器件相关的物理机制与理论公式参数定义理想模型实际模型可靠性建模根据需求将参数分类，用不同的方式定义参数与变量由物理计算公式组成，确保电学功能完整，与理论契合与实际实验结果比对，给参数重新取值加入可靠性问题，使模型更加精确自定义库的仿真模型建立步骤

VerilogA建模语言优点：提供丰富的多层次的行为和结构模型描述函数，方便建模者实现模拟电路系统性能与物理实现之间的优化设计，例如经常使用的时间微分函数ddt等；提供事件驱动函数，如cross，above，initial等函数，便于设计器件的瞬态特性；提供蒙特卡罗仿真设计功能，方便进行工艺角仿真相关的建模；简单的用户接口设计，为建模者提供了方便的用户友好界面设置方法。模拟器件建模语言VerilogAsimulatorlang=spectreparametersseedin=0parametersseed1=0statistics{mismatch{varyseedindist=gaussstd=1varyseed1dist=unifN=0.5}}.scs文件定义随机信号源模型文件中嵌入随机信号(*cds_inherited_parameter*)parameterrealseedin=0;TMRreal=$rdist_unif