【《基于FPGA的高速数据采集系统仿真与测试》10000字论文】 .docx

基于FPGA的高速数据采集系统仿真与测试

目录

摘要 1

第1章绪论 1

1.1研究的背景、目的和意义 1

1.2国内外研究现状 2

1.3发展趋势 3

1.4章节安排 4

第2章总体概述 5

2.1设计原理 5

2.2FPGA 6

2.3本章小结 7

第3章采集系统总体方案 9

3.1概述 9

3.2总体框图 9

第4章系统硬件设计 10

4.1总体框图 10

4.2总述 10

4.3ADC模块电路 10

4.4时钟电路 11

4.5电源电路 12

4.6串口转USB 12

4.7FPGA控制电路 13

第5章系统软件设计 15

5.1顶层模块 15

5.2FIR滤波技术结构框图 15

5.3时钟模块设计 17

5.4AD模块设计 18

5.5BlockRAM设计 19

5.6串□设计 20

5.7主控设计 20

5.8本章小结 21

第6章系统调试 21

6.1仿真 21

6.2合路的正弦信号 2

第7章总结与展望 24

7.1总结 24

7.2展望 24

参考文献 25

摘要

近几年由于数字技术不断发展，数据采集系统越来越多出现在很多的领域中。比如在工业控制上、无线通信上、科学实验上。人们在采集系统的高速性和实时性这两类要求日益增多。

目前市场上的数据采集系统一般采用单片机、FPGA或DSP作为采集系统的控制中心。数据采集卡一般通信线是PCI,且总线有局限性，容易受到干扰。整个信息处理过程中还有一个重要问题是如何高效地、及时地、大空间数据的连续采集和存储。

本方案主要目标是使用FPGA作为一个控制单元系统的内部核心。采用FPGA控制的高速ADC作为主要的数据采集源。在与Altera公司所提供的FIRIP数据库进行核对后，将其所采集的数据库进行了和并。然后用FIFO对滤波后的信号和数据格式分别进行低通滤波，保存并放入一个动态存储器SDRAM中，最后通过USB接□电路发给计算机，方便于数据的显示和分析。在FPGA中，本次设计主要是采用从小到大、模拟化的思维方法，来编写各种模块的控制程序。在FPGA中，本设计采用了从小到大、模块化的思想模式编写各个模块的控制程序。整个采集系统含有几个电路分别为FPGA操控、FIR数字滤波、A/D采样、SDRAM控制器设计以及USB转串□电路，并将每一处的硬件电路做检测来得到正常功能，再用ModelSim仿真包，编辑代码完成各模块功能的仿真。

最后，我用本系统采集相应模拟信号，获得与之相关的采样数据，并且通过

Matlab软件结合采样数据，得出一个相对应的波形，并对波形做了总结和检验，得到既定目标，进而得到一种可行性手段来实现高速数据采集。

关键词：高速数据采集；FPGA;A/D采样；SDRAM

第1章绪论

1.1研究的背景、目的和意义

随着科技与信息技术进步，使得信息采样、传输和存放的速度不断提高，数据存放的空间不断加大。越来越多应用在多个领域，要求的数据存放的及时性强，频率高，稳定性好，高速大存储空间数据存放系统有很好的发展前景(毕明哲，肖雅萱，2022)

[I]。现在的数据存放系统一般基于传统PC结构，这种结构在存储空间扩充性，存储

2

速率，可操作性，可用性方面都有很大不足。这在某种程度上体现了对于许多行业，传统的设备已经不能实现人们的要求。而高级领域基于服务器的磁化盘型阵列等的数据存放，一般都应用于通信、金融等人民领域，存储速度虽然较高，但价格也是非常昂贵的(崔诗涵，万俟睿，2023)[2]。

用数学知识和数字方法对信号进行采集、转换、滤波、分析、编码和识别等相关处理(韩宇轩，林晓燕，2021)I3,由此可以推知进一步变化为我们所需求的信号称为数字信号解决方案。计算机是数字信号处理中用的一种设备；专用处理器也是数字信号处理中经常用的一种设备；且专用处理器越来越多出现在工业控制产业中(丁睿达，胡婉莹，2021)[4]。目前常用的专用处理器的实方法有两种，分别为专用处理器加上软件编写和用阵列FPGA以编程逻辑语言完成。由于微处理器指令的局限性，依据前面之所述运算量有限，且仅限于串行指令模式，与快速、高精度、大规模连续高速计算和处理有所不同，所以不适合所以不适合用于大范围计算和处理(秦天成，韩丽君，2023)。专用处理