基于PCI总线的嵌入式实时DSP图像采集系统.docx

基于PCI总线的嵌入式实时DSP?像 米集系统 摘要：以交通十字路口实时 DSP图像采 集系统为例，说明了基于PCI总线的DSP图 像采集系统的优点，并详细阐明了系统的硬 件结构和基于VxWorks操作平台的软件实现， 最后介绍了系统实现的效果。 关键词：PCI总线DSP VxWorks操作系统 图 像米集系统 本文从实时性和大容量两方面介绍了在通 用计算机上加入D S P加速卡实现的图像 采集系统。利用D S P芯片的高速处理特性 完成大部分的图像处理工作， 上位机只完成 辅助操作和存储系统。这种方法发挥了 D S P的高速性能又具有相当大的灵活性， 而且 开发工具比较完善。 实时性要求足够的传输速度， P C I总线速 度最高可达5 2 8 MB/s o 这是其他总线 无法比拟的速度，如I S A总线速度只有5 MB/s。另外，系统中DSP的可扩展存 储空间高达1 G B。 这完全可以满足一般图 像处理系统的需要。 1基于P C I总线的D S P图像采集系统 本系统主要用于路口违章车辆抓拍， 包括闯 红灯抓拍、超速行驶抓拍等。通过摄像头对 车流进行监测，当有车辆在红灯期间越过停 止线或在限速地段超速行驶，系统拍下车辆 的行为并把数据传送到D S P进行处理， 然 后经P C I总线把处理后的数据上传到上 位机。当然这套系统也可用于其他的监控系 统，如楼宇监控等，其硬件系统基本一致， 只是软件功能有所区别。 本系统采用T I公司C 6 0 0 0系列D S P中的TM S 3 2 0 C 6 2 1 1作为系统 的CPU。图像数据通过摄像机采集并输出 模拟图像信号。这些信号经视频解码芯片转 换为数字信号；再经F I FO输入DSP进 行图像的增强、分割、特征提取和数据压缩 等；然后输出信号经P C I解码芯片转换为 符合P C I总线规范的标准信号， 通过P C I总线接口传到上位机。 系统的控制逻辑由 E P L D控制器实现。系统结构图如图1。 视频解码芯片 系统中采集的图像信号采用P h i 1 i p s公司的S AA 7 1 1 1 A完成A/D转 换。S AA 7 1 1 1 A允许四路模拟视频输 入，具有两个模拟处理通道，支持四路CV B S模拟信号或二路Y/C模拟信号或二 路CVB S信号和一路Y/C信号。 S A A 7111A对摄像头输入的标准PAL格 式的模拟图像信号进行A/D转换， 然后输 出符合C C I R 6 0 1格式的4 : 2: 2的1 6位YUV数据到FIFO。 其中亮度信号 Y为8位、色度信号C r和C b合为8位数 据。FIFO采用IDT公司的IDT72 V 2 1 5 L B芯片，FIFO的深度为5 1 2 X 1 8 b i t ,支持STANDARD和 FWF T两种工作模式。 按照C C I R 6 0 1格式，YUV图像分辨率为7 2 0 X 5 7 6象素，当按行输出时，S AA 7 1 1 1 A 输出数据流大小为：720X16=144 Obit。因为D S P通过3 2位的S B S RAM接口与FIFO通信， 故YUV数据 写入FIFO时需要在FIFO之间实现 乒乓切换。这时一行720X16bit的 数据在两片FIFO中存储变为3 6 0 X 3 2 b i t。两片F I FO可以满足上述要 求。FIFO的初始化及时序由EPLD实 现。 D S P图像处理模块 TM S 3 2 0 C 6 2 1 1是T I公司发布 的面向视频处理领域的新款高速数字处理 芯片，适用于移动通信基站、图像监控、雷 达系统等对速度要求高和高度智能化的应 用领域。存储空间分两部分：运行过程的临 时数据存在W i n b o n d公司的两片1 2 8Mbit 的 W 981216BH 中； 系 统程序则固化在F LA S H存储器中， 该存 储器选用AMD公司生产的8Mb i t的 AM 29LV800B。 Flash存储器 具有在线重写入功能。这对系统启动程序的 修改和升级都带来了很大的方便。 D S P处 理模块结构如图2所示。 图2中的H P I为 主机口； EM I F为外部存储器接口，兼容 同步/异步传输方式。 TMS320C6211 DSP的高速性 能主要体现在以下方面：①TM S 3 2 0 C 6 2 1 1的存储空间最大可扩展到1 G B , 完全可以满足各种图像处理系统所需的内 存空间，而且其最高时钟可达2 0 0 MH z , 峰值性能可达1600MIPS、 2 4 0 0 MO P S o②并行处理结构。TM S 3 2 0 C 6 2 1 1芯片内有8个并行处理单元， 分 为相同的两组，并行结构大大提iWj芯片的性 能。③芯片体系米用V e 1 o c i T