微机原理-第5版(周荷琴)-第五章.pptx

;5.5高速缓冲存储器Cache;;;2.Cache的命中率

要存取的指令数据不会全在Cache中。任一时刻CPU能从Cache中获取数据的几率称命中率（HitRate）。

影响命中率的因素：Cache容量、存储单元组数目和组大小、地址映射方案和联想比较策略、数据替换算法、写操作处理方法和程序本身特性等。

命中率计算方法

h=Nc/(Nc+Nm)（5.2）

Nc和Nm是对Cache和主存的存取次数，只有当Nc足够大，才有h→1。（1-h）为丢失率（MissRate），是所要访问信息不在Cache中的比率。

没有命中的数据，CPU只好从内存获取，并把该数据所在的数据块调入Cache，使以后对整块数据的读写都从Cache中进行，不必再调用内存。;;;;5.5高速缓冲存储器Cache;;Cache控制器。控制主存和Cache间的数据传输。CPU发出数据读/写请求后，Cache控制器先将这个请求转向Cache存储器。若数据在Cache中，就对Cache进行读/写，称为一次命中。若不在Cache中，CPU就对主存操作，称为一次脱靶，这时CPU必须在其总线周期中插入等待周期TW。;;5.5高速缓冲存储器Cache;;全相联映射;;;2.直接映射

将主存按Cache的大小划分成若干区（页），每页内同块号的数据块，均被映射到Cache中同一块位置上。

主存大小是Cache整数倍，Cache有2C块，主存有2M块，按2C块1页，主存分成2M/2C页。

j主存块号，i是块j在1页主存中的相对位置。这些页里的任1个数据块j，将按i=jmod2C映射函数映射到Cache。;;;;;;;;;5.5高速缓冲存储器Cache;;;;;;5.5高速缓冲存储器Cache;5.5.5影响Cache性能的因素;