基于FPGA的数字频率计的源代码.docx
文本预览下载声明
code711.cn
基于FPGA的数字频率计的源代码
主模块top
moduletop(clk,rst_n,fre_in,LCD_E,LCD_DI,LCD_RW,LCD_CS_0,LCD_CS_1,LCD_RESET,LCD_DATA,BUSY_DATA,write
);
inputclk;
inputrst_n;
inputfre_in;//输入频率
output LCD_E;
output LCD_DI;
output LCD_RW;
output LCD_CS_0;
output LCD_CS_1;
o
显示全部