微机原理及应用(吴宁)第二章.ppt

8284与8088连接的一种方案 2.4 8086/8088CPU总线时序 2.4.1 8086/8088典型时序分析 0000H DS寄存器 空 指令队列 0000H ES 寄存器 0000H SS寄存器 FFFFH CS寄存器 0000H 指令指针(IP) 清除 标志位 内 容 复位后CPU内部 表2-3 初始化操作 第2章 80X86/Pentium 微处理器 DEN：数据允许，输出，三态，低电平有效。 在单CPU系统中，如果用8286/8287作为数据总线的双向 驱动器时，用DEN作为驱动器的选通信号。在每个MEM或 I/O访问周期以及中断响应周期，DEN变为有效低电平。在 DMA方式时，它处于浮空状态。 第2章 80X86/Pentium 微处理器 TEST：测试信号，输入，低电平有效。 当执行WAIT指令时，CPU对TEST进行监视（每隔5个T采样一次TEST ，若TEST为高，就使CPU重复执行WAIT指令而处于等待状态。若TEST为低，CPU则脱离等待状态，继续执行下一条指令。（常用于多CPU系统） DT/R：数据发送/接收控制，输出，三态。 在单CPU系统中，若用8286/8287作为数据总线的双向 驱动时，要用DT/R来控制8286/8287的数据传送方向。 DT/R=1时，CPU发送数据，DT/R=0时，CPU接收数据。 IO/M：外设/内存访问控制，输出，三态。 输出高电平时，表示总线周期为I/O访问周期； 输出低电平时，表示总线周期为MEM访问周期。 在DMA工作方式时，它为浮空状态。 WR：写信号，输出，三态，低电平有效。 WR信号有效时，表示CPU正做写MEM（或I/O口）的操作。 由IO/M的状态决定是写MEM（IO/M=0)， 还是写入I/O（IO/M=1) 。 在DMA方式时，它处于浮空状态。 第2章 80X86/Pentium 微处理器 RD：读信号，输出，三态，低电平有效。 RD信号有效时，由IO/M决定是对I/0读（IO/M=1）,还是对 MEM（IO/M=0）读。 HOLD：保持请求信号，输入，高电平有效。 当DMA操作或外部处理器要求通过总线传送数据时， HOLD信号为高，表示外界请求现有主CPU让出对总线的控制权。 HLDA：保持响应信号，输出，高电平有效。 当CPU同意让出总线控制权时，输出HLDA高电平信号， 通知外界可以使用总线。同时，现有主CPU所有具“三态”的 线，都进入浮空状态； 当HOLD变为低电平时，现有主CPU也把HLDA变为低 电平，此时它又重新获得总线控制权。 第2章 80X86/Pentium 微处理器 HOLD HLDA MEM CPU I/O DMA SS0：状态信号，输出，三态。 用在单CPU系统中，与IO/M、DT/R一起表示当前的系统总 线周期状态，如表2-4所示。 在多CPU系统下，SS0总是输出高电平。 第2章 80X86/Pentium 微处理器 IO/M DT/R SS0 操作 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 中断响应 读IO/口 写I/O口 暂停 取指令 读存储器 写存贮器 无效 表2-4 MN/MX：单CPU/多CPU方式控制，输入。 当MN/MX=1（接VCC）时，为单CPU模式(最小模式)， 这时8088的24～31脚功能如上面所述； 若MN/MX=0（接GND），为多CPU模式(最大模式)，