飞卡单片机与嵌入式系统实践第7章.ppt

April 17, 2003 ? Freescale Semiconductor, Inc. 2005 March 2005 Freescale Corporate Template User Guide ? Freescale Semiconductor, Inc. 2005  目录 7.1 HCS08单片机时钟系统 7.1 HCS08单片机时钟系统 7.1 HCS08单片机时钟系统 7.1 HCS08单片机时钟系统 7.1 HCS08单片机时钟系统 7.1 HCS08单片机时钟系统 7.1 HCS08单片机时钟系统 7. 2 ICG的操作寄存器 7. 2 ICG的操作寄存器 7. 2 ICG的操作寄存器 7.3 时钟模块工作模式 7.3 时钟模块工作模式 7.3 时钟模块工作模式 7.3 时钟模块工作模式 7.3 时钟模块工作模式 7.4 时钟系统配置与应用 7.4 时钟系统配置与应用 7.5 项目实践 项目1 ICG功能基础实践 要求： 单片机的GPIO接口连接一LED小灯，使用ICG模块设置系统时钟频率，要求使用内部时钟源，总线时钟频率设约为5MHz左右，实现小灯闪烁。 方案设计： 选取PTA0端口连接一LED小灯，采用“灌电流”方式驱动，端口输出低电平时小灯点亮，利用软件延时实现小灯闪烁。在时钟设置方面，使用处理器专家（PE）功能中的Device Initialization工具设置系统时钟，在ICG模块中设置内部参考时钟（243KHz），使能FLL功能将时钟信号倍频，再通过模块分频得到内部5MHz左右总线频率。 具体内容详见教材 7.5 项目实践 项目2 LED闪烁调速控制 要求： 单片机的GPIO接口连接一LED小灯，通过ICG模块改变系统时钟频率，要求使用4MHz晶振做外部时钟源，实现不同内部总线频率控制下小灯闪烁速度的变化。其中总线时钟频率分别为1MHz、4MHz、10MHz，每种频率下小灯闪烁次数为10次。 方案设计： 在时钟配置方面，ICG模块选择外部参考时钟源，使用4MHz晶振，使能FLL功能将时钟信号倍频，然后通过时钟分频分别得到1MHz、4MHz和10MHz的内部总线频率。通过调用不同的ICG配置函数改变总线时钟频率以实现闪烁速度的变化。 具体内容详见教材 TM TM 2015年6月 《单片机与嵌入式系统实践》 第七章 时钟系统与内部时钟发生器 7.1 HCS08单片机时钟系统 7.2 ICG的操作寄存器 7.3 时钟模块工作模式 7.4 时钟系统配置与应用 7.5 项目实践 项目1 ICG功能基础实践 项目2 LED闪烁调速控制 时钟系统是微控制器工作的基础，MCU的所有操作均在一定的时钟节拍下统一而协调地运行。因此，在设计嵌入式应用系统电路时要注意时钟系统的工作质量和稳定性。HCS08单片机具有性能优异的内部时钟发生装置，能在较低的外部时钟下实现较高的内部时钟频率，从而降低了系统的高频噪声和电路设计的复杂度，提升了系统性能。 7.1.1 系统时钟分配 HCS08微控制器的时钟系统主要由S08内部时钟发生器（ICG)、系统时钟控制（SYSTEM CONTROL LOGIC）和总线时钟（BUSCLK）等部分组成。 7.1.2 ICG组成结构 内部时钟发生器ICG模块采用锁频环技术FLL和内部倍频技术等，可在无需任何外界时钟发生器的情况下，通过软件设置实现高达20 MHz的内部总线时钟频率。ICG由4个子模块构成：振荡器模块、内部参考时钟发生器、锁频环(FLL)和时钟选择模块。 7.1.2 ICG组成结构 (1)振荡器模块 用于外接晶体振荡器，可通过软件选择两种晶体振荡器频率范围：32～100 kHz低频范围或1～16 MHz高频范围，以获得最佳的启动和稳定性能。 (2)内部参考时钟发生器 由两个可控时钟源组成：一个产生大约8 MHz的ICGLCLK时钟，可作为背景调试控制器的局部时钟；另一个内部时钟参考源ICGIRCLK的典型值为243 kHz，可作为FLL模的参考输入。 7.1.2 ICG组成结构 (3)锁频环 FLL锁频环用于倍频内部或者外部时钟源，得到一个非常高且稳定的频率输出，结构如下图所示。FLL由 3个主要模块组成：时钟参考选择、数控振荡器和用于比较其他两个模块输出的数字环路滤波器。 7.1.2 ICG组成结构 (4)时钟选择模块 该模块用于选择不同的时钟源连接到系统时钟树上，ICGDCLK是FLL输出的倍频时钟，ICGERCLK是晶体或外部时钟