FPGA概要.ppt

可编程逻辑器件 门电路、触发器等称为逻辑器件； 由逻辑器件构成，能执行某单一功能的电路，如计数器、译码器、加法器等，称为逻辑功能部件； 由逻辑功能部件组成的能实现复杂功能的数字电路称数字系统。 数字系统设计方法简介 明确设计要求，确定系统的输入/输出 ； 确定整体设计方案 ； 自顶向下（top-down）的模块化设计方法 自底向上（down-top）的设计方法 层次化设计（Hierarchical Design） 为了实现复杂的功能： 分解功能到更小的块/片（block） 分解各个block的功能到更小的block，重复此过程，直到所有的block变成足够小 对任何不能再分解的block，称为 primitive block 所有的这些block汇集成 hierarchy 例: 9-input parity tree Top Level: 9 inputs, one output 2nd Level: Four 3-bit odd parity trees in two levels 3rd Level: Two 2-bit exclusive-OR functions Primitives: Four 2-input NAND gates Design requires 4 X 2 X 4 = 32 2-input NAND gates Hierarchy for Parity Tree 数字系统的实现 选用通用集成电路芯片构成数字系统； 应用可编程逻辑器件实现数字系统； 设计专用集成电路(单片系统)。 应用可编程逻辑器件（Programmable Logic Device PLD）实现数字系统设计，是目前利用EDA (Electronic Design Automation )技术设计数字系统的新趋势。 原因： erasable and reprogrammable：updating, reuse, course field- programmable, i. e., can be programmed outside of the manufacturing environment prototype design： Complete Intel Pentium designs were actually prototype with specialized systems based on large numbers of VLSI programmable devices! 产量－－价格 这种设计方法以数字系统设计软件为工具，将传统数字系统设计中的搭建调试用软件仿真取代，对计算机上建立的系统模型，用测试码或测试序列测试验证后，将系统实现在PLD芯片或专用集成电路上，这样最大程度地缩短了设计和开发时间，降低了成本，提高了系统的可靠性。 PLD发展过程 早期： PROM、 EPROM 、EEPROM 70年代中期：Programmable Logic array PLA 70年代末：美国MMI公司Programmable array Logic PAL 80年代中期：Altera公司Generic Array Logic GAL 共同特点：低密度PLD，结构简单，设计灵活， 规模小，难以实现复杂的逻辑功能。 PLD发展过程 80年代中期：Altera公司 Erasable Programmable Logic Device （EPLD） 1985年：Xilinx公司 Field Programmable Gate Array （FPGA） 80年代末：Lattice公司提出In System Programmable ISP）技术，相继出现了一系列具备在系统可编程能力的复杂可编程逻辑器件 Complex Programmab1e Logic Device （CPLD）。 共同特点：高密度、高速度、低功耗结构体系更灵活、适用范围更宽 ，低设计风险。 PLD发展过程 90年代以后，高密度PLD在生产工艺、器件的编程和测试技术等方面都有了飞速发展，CPLD的集成度一般可达数千甚至上万门 。 Altera的EPF10K10每片含62000?158000个可使用门，重复擦写次数达10万次以上。 PLD器件的优点 集成度高，可以替代多至几千块通用IC芯片 极大减小电路的面积，降低功耗，提高可靠性 具有完善先进的开发工具