第2章 FPGA—CPLD.pdf

第2章 FPGA/CPLD器件 第2章 FPGA/CPLD器件 PLD的集成度分类 PLD 可编程逻辑器件（ ） 简单PLD 复杂PLD PROM PLA PAL GAL CPLD FPGA 一般将GAL22V10 （500 门~750 门）作为简单PLD 和高密度PLD 的分水岭 PLD的发展 当前主流的PLD器件 ◆ 1985年，美国Xilinx公司推出的现场可编程 门阵列（FPGA，Field Programmable Gate Array ） ◆ CPLD （Complex Programmable Logic Device ），即复杂可编程逻辑器件，是从 EPLD改进而来的。 2.2 PLD的基本原理与结构 与或阵列PLD器件的原理结构图 与或阵列PLD器件的原理结构图 B A0A1A2 A0A1A2 Bn1 Bn A1A 0 任何组合电路都可表示为其所有输入信号时序电路包含可记忆器件（触发器），其反馈 信号和输入信号通过逻辑关系再决定输出信号。的最小项和的形式。 2.4 CPLD的原理与结构 CPLD器件 的结构 宏单元（Marocell) 可编程连线阵列 （PIA) I/O控制块 CPLD器件 CPLD器件 产品  Altera的MAX7000，MAX3000系列 （EEPROM工艺）  Xilinx的XC9500系列（Flash工艺）  Lattice,Cypress的大部分产品（EEPROM工艺） 下面以Altera公司的MAX7000系列介绍之。 典型CPLD器件的结构 （1）宏单元 （3 ）可编程 连线阵列 （2 ）I/O控制块 MAX 7000S器件的内部结构 一、宏单元 一、宏单元 CPLD 的逻辑宏单元主要包括与或阵列、 触发器和多路选择器等电路，能独立地配 置为组合或时序工作方式。 MAX 7000S器件的宏单元结构 一、宏单元 一、宏单元 （1）共享扩展项（Shareable Expanders） 每个宏 宏单元的 单元提 乘积项 供一个 局部连线