数电复习练习(三)时序电路习题(常用时序部件)(答案).doc

常用时序逻辑器件 习 题 一、选择题1、同步计数器和异步计数器比较，同步计数器的显著优点是（ C ）。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。2、把一个五进制计数器与一个四进制计数器串联可得到（ D ）进制计数器。 A.4 B.5 C.9 D.203、下列逻辑电路中为时序逻辑电路的是（ C ）。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器4、N个触发器可以构成最大计数长度（进制数）为（D ）的计数器。 A.N B.2N C.N2 D.2N5、N个触发器可以构成能寄存（ B ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N6、五个D触发器构成环形计数器，其计数长度为（ A ）。 A.5 B.10 C.25 D.327、同步时序电路和异步时序电路比较，其差异在于后者（ B ）。 A.没有触发器 B.没有统一的时钟脉??控制 C.没有稳定状态 D.输出只与内部状态有关8、一位8421BCD码计数器至少需要（ B ）个触发器。 A.3 B.4 C.5 D.109、欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（ B ）级触发器。 A.2 B.3 C.4 D.810、8位移位寄存器，串行输入时经（ D ）个脉冲后，8位数码全部移入寄存器中。 A.1 B.2 C.4 D.811、用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ D ）个触发器。 A.2 B.6 C.7 D.8 E.1012、某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要（ A ）个触发器。 A.10 B.60 C.525 D.3150013、某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（ B ）时间。 A.10μS B.80μS C.100μS D.800ms14、若用JK触发器来实现特性方程为，则JK端的方程为（ A ）。 A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB15、要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194（不带反馈逻辑）来实现，需要（ A ）片。 A.3 B.4 C.5 D.10 E.1 16、要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194（带反馈逻辑）来实现，需要（ E ）片。 A.3 B.4 C.5 D.10 E.117、若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（ D ）个触发器串行移位构成（不加反馈逻辑）。 A.2 B.3 C.4 D.10 二、判断题（正确打√，错误打×）1、同步时序电路由组合电路和存储器两部分组成。（ √ ）2、组合电路不含有记忆功能的器件。（√ ）3、时序电路不含有记忆功能的器件。（ × ）4、同步时序电路具有统一的时钟CP控制。（ √ ）6、环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（× ）7、环形计数器如果不作自启动修改，则总有孤立状态存在。（√ ）8、计数器的模是指构成计数器的触发器的个数。（× ）10、D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。 （ × ）11、在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ √ ）12、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ × ）13、同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（× ） 三、填空题1、寄存器按照功能不同可分为两类： 数码 寄存器和 移位 寄存器。2、数字电路按照是否有记忆功能通常可分为两类： 组合逻辑 、 时序逻辑 。3、时序逻辑电路按照其触发器是否有统一的时钟控制分为 同步 时序电路和 异步 时序电路。