SIMULINK数字电路仿真.pdf

第六章 Simulink数字电路仿真 武汉大学物理科学与技术学院电子科学与技术系 常胜 从功能结构上将，数字电路可以分为组合逻辑电路和时序 逻辑电路两种，我们的Simulink数字电路仿真也分这两部 分讲授。 §６.1 组合逻辑电路的仿真 6.1.1 组合逻辑电路仿真常用模块 1、构建组合逻辑电路本体常用模块： Logical Operator（逻辑操作）模块 位于Simulink节点下的Math Operations模块库 （MATLAB6.5）或Logic and Bit Operations模块库 （MATLAB7.0）中，用于实现基本的逻辑门单元。根据 具体需要，其可例化为与门、与非门、或门、或非门、异 或门、反相器。 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 Combinatonial Logic（组合逻辑）模块 位于Simulink节点下的Math Operations模块库 （MATLAB6.5）或Logic and Bit Operations模块库 （MATLAB7.0）中，用于实现逻辑表达式的运算。 采用真值表的方式来描述组合逻辑表达式。 真值表的具体描述方式见其Block Parameters中的help 对于组合逻辑的多个输入端，combinationial logic模块 需要和Mux模块组合使用。 武汉大学物理科学与技术学院电子科学与技术系 常胜 真值表中填入对应位置的输出值 武汉大学物理科学与技术学院电子科学与技术系 常胜 e.g. 函数Y=AB+BC+CA的实现 ex6_1 注意将仿真参数中Optimization中的Implement logic signals as boolean data(V.S. double)去掉， 避免数据类型的不匹配。 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 2、信号输入常用模块： Pulse Generator（脉冲序列发生器）模块 位于 Simulink节点下的Source库中，根据要求可以产生占 空比不同的脉冲序列。选择“Sample Based”方式。 Period（number of samples）文本框： 设定脉冲周 期 Pulse width（number of sample）文本框： 设定高 电平时间。 Phase delay（number of sample）文本框： 设定脉 冲的相位延迟，即设定高电平起始点在整个脉冲周期中 的位置。 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 3、输出显示常用模块 Scope（示波器）模块 武汉大学物理科学与技术学院电子科学与技术系 常胜 6.1.2 组合逻辑电路仿真实例 e.g. 〔例6-2〕构建8-3编、译码器模型 P116 编码器：传统的电路构建方法 ex6_2_1 步骤： 1、真值表 2、卡诺图 3、逻辑式 4、与或式电路图 5、仿真模型 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 译码器：使用combinational logic模块 ex6_2_2 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 武汉大学物理科学与技术学院电子科学与技术系 常胜 P119〔例6-3〕构建4-16译码器并完成子系统的封装 一、3-8译码器电路模型的构建 武汉大学物理科学与技术学院电子科学与技术