可编外围接口芯片8255A及其应用(精).ppt

第九章作业 9，10 * 第九章 可编外围接口芯片8255A及其应用 8255A的工作原理 可编程并行I/O应具有的功能： 1、具有缓冲、锁存功能的数据端口； 2、每个端口都具有与CPU交换必须的状态和控制信息，也具有与外设交换必须的状态和控制信息(的握手信号)； 3、具有中断方式实现I/O的有关电路； 4、片选和连接控制电路； 5、可通过CPU对芯片的编程，选择数据端口、数据传送方向，选择查询或中断通信方式。 A组控制 B组控制 DB RD WR A0 A1 RESET CS 读/写 控制逻辑 A口 B口 上C口 下C口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 总线 缓冲器 内部控制逻辑电路 与CPU连接的接口电路 与外设连接的数据端口 一、结构和工作原理 1、 数据端口 三个8bit的数据端口PA、PB、PC PA：可用于输入、输出或双向 PB：可用于输入、输出， 但不能用于双向 PC：可用于输入、输出。 可分为二个4bit端口作为PA、PB口状态、控制信号的通路 B口 PA7~PA0 PC7~PC4 PC3~PC0 PB7~PB0 内部总线 上C口 下C口 A口 2、 控制逻辑 控制寄存器：存放来自CPU对8255的控制命令字。以决定PA、PB、PC端口的工作方式。 A组控制电路的控制对象： PA口、PC口上半部(PC7~PC4) B组控制电路的控制对象： PB口、PC口下半部(PC3~PC0) A组控制 B组控制 内部总线 A口 上C口 下C口 B口 3、数据总线缓冲器 8bit三态数据缓冲器： 连通CPU的DB与8255的内部总线是CPU执行IN、OUT指令的数据通道。 RESET 读写 控制 逻辑 DB RD WR A0 A1 CS 内部总线 至数据端口 至控制寄存器 数据 总线 缓冲器 4、 读/写控制逻辑 与CPU的AB、CB连接，实现CPU对8255的控制。 A15～A2 A1 A0 端口 0 0 PA 0 1 PB 1 0 PC 1 1 控制口 系统接口地址译码确定CS RD CPU从8255读入数据或状态 WR CPU向8255写出数据或命令 RESET 总清，使PA、PB、PC初始化为输入状态 CS、A1、A0 选择8255内部的4个寄存器 RESET 读写 控制 逻辑 DB RD WR A0 A1 CS 内部总线 至数据端口 至控制寄存器 数据 总线 缓冲器 4、8255与CPU的连接 8255(1) A0A1CS D7~D0 RDWR RESET PA PB PC 8255(2) A0A1CS D7~D0 RDWR RESET PA PB PC A0A1 译码 200H 208H D7～D0 RD WR RESET 8088 CPU 208H～20BH 200H～203H A15~A2 M/IO 二、8255A的控制字 1、工作方式控制字 2、位控(置位/复位)方式的数据输出 端口C有一种特殊的控制方式，可以将端口C的某一位置1或清0，而不影响端口C其他位的状态 三、8255A的工作方式 1、方式 0 基本输入输出方式 适用于不需要握手信号的简单I/O场合。 2、方式 1－选通输入输出方式 指定端口有PA、PB、PC 输入或输出都通过选通握手信号实现。 指定端口有PA、PB；握手信号专用通道是PC，不再作为数据端口。 在满足握手条件时，8255向CPU申请中断，在中断服务程序中执行IN或 OUT指令对指定端口读入或写出。 选通输入方式 CPU 8255 外设 PA 数据线 INTRA PC3 PC4 STBA PC5 IBFA PB 数据线 INTRB PC0 PC1 IBFB PC2 STBB 选通输出方式 CPU 8255 外设 PA 数据线 INTRA PC3 PC6