8255A并行接口应用.doc

课程设计说明书 NO.1 8255并行接口应用 1.课程设计的目的 为了巩固《微型计算机技术》课程学到的相关知识，通过对本课程所学知识的综合运用，使学生融会贯通课程中所学的理论知识，加深对计算机系统各个部分的工作原理及相互联系的认识，加深对接口的理解，清晰地建立计算机系统的概念，培养学生进行微机应用系统硬件和软件开发的实践工作能力。 2.设计方案论证 2.1并行接口芯片具有的功能： （1）具有两个以上的输入/输出数据端口（锁存/缓冲）； （2）每个数据端口有与CPU用应答方式交换信息所必须的控制和状态信息；也有与外设交换信息所必须的控制和状态信息； （3）通常每个数据端口还具有能用中断方式与CPU交换信息所必须的电路； （4）具有进行片选和读写控制的电路； （5）可编程（由程序来选择数据端口，数据传送方向，交换信息的方式等）。 本课程设计为键盘接口，键盘的扫描过程所以采用8255A芯片。 设计所需设备：8255A芯片、键盘 2.2 8255芯片介绍 2.2.1 8255内部结构 (一) 数据端口 8255A内部包含3个8位I/O端口A口、B口和C口，通过外部24根I/O线与外设交换数据或进行通信联络。其中C口可分为两个4位口使用。端口A和端口B可用作8位 数据I/O口，端口C既可作为8位I/O口，又可作为两个4位I/O口，还常用来配合A口和B口工作，作为控制信号输出、或作为状态信号输入。 (二) 控制逻辑 这是两组根据CPU的编程命令控制8255A工作的电路，它们内部有控制寄存器，用来 沈 阳 大 学 课程设计说明书 NO.2 接收CPU送来的命令字，以决定A组、B组的工作方式，或对C口的每一个位执行置位/复位操作。端口A和端口C的上半部分（PC7～PC4）由A组控制逻辑管理，端口B和端口C的下半部分（PC3~PC0）由B组控制逻辑管理。 (三)数据总线缓冲器 数据总线缓冲器是双向三态的8位缓冲器, 用作8255A和系统数据总线的接口。 (1)接收CPU送来的数据或控制字； (2)外设传送给CPU的数据或状态信息； (四) 读/写控制逻辑 控制总线的开放与关闭；控制信息传送的路径和方向。A1 A0=00，选中端口A,A1 A0=01，选中端口B,A1 A0=10，选中端口C,A1 A0=11，选中控制字寄存器端口。 (五) 端口寻址 8255A端口选择和控制信号如表1所示： 表1 8255A端口选择和控制信号 A1、A0 端口 功能 0 00 0 1 A口 读A口 0 00 1 0 A口 写A口 0 01 0 1 B口 读B口 0 01 1 0 B口 写B口 0 10 0 1 C口 读C口/读状态 0 10 1 0 C口 写C口 0 11 1 0 控制口 写控制字 1 XX X X X 总线高阻 （六）端口选择信号 沈 阳 大 学 课程设计说明书 NO.3 系统数据总线的低8位，这样CPU要求芯片内部的各个端口都使用偶地址。 （七）8255A的控制字 ⑴方式选择控制字 8255A有3种基本的工作方式，在对8255A进行初始化编程时，应向控制寄存器写入方式选择控制字，以规定各端口的工作方式。 方式选择控制字格式如图1所示： 图1 8255A的控制方式字 ⑵置位/复位控制字 端口C常用作控制或应答信号，通过对8255A的控制口写入置位/复位控制字，可使C口的任一个引脚的输出单独置1或置0。 复位控制字格式如图2所示： 沈 阳 大 学 课程设计说明书 NO.4 图2 8255A的复位控制字 2.2.2 8255A的工作方式 (一)方式 0－基本输入输出方式 适用于不需要应答信号的简单I/O场合。 A口和B口可作为8位端口，C口的高4位和低4位可作为两个4位的端口，且每个端口均可作为输入口或输出口用。数据输出有锁存，输入不能锁存。 (二)方式 1－选通输入/ 输出方式 端口A或B用作数据口，均可以工作于输入或输出方式。这两个8位数据口的输入、输出数据都能锁存，但必须在联络信号的控制下完成I/O操作，端口C的部分引脚用来产生或接收这些联络信号。 ①选通输入方式 此时PC3~5 和PC0~2分别用作A口和B口的状态和控制线, PC6和PC7用作I/O线。方式1选通输入方式如图3所示： 图3 方式1选通输入方式