第2章FPGA与CPLD的结构原理讲述.ppt

第2章 FPGA与CPLD的结构原理 主要内容 2.1 PLD 概述 2.2 简单PLD结构原理 2.3 CPLD 结构原理 2.4 FPGA的结构原理 2.5 硬件测试 2.6 大规模PLD产品概述 2.7 CPLD/FPGA的编程和配置 2.1 PLD概述 可编程逻辑器件（Programmable Logic Device）简称PLD，是由“与”阵列和“或”阵列组成，能有效的以“积之和”的形式实现布尔逻辑函数。 基本概念 基本类型 ㈠. 可编程只读存储器PROM ㈡. 可编程逻辑阵列PLA ㈢. 可编程阵列逻辑PAL ㈣. 通用阵列逻辑GAL CPLD/FPGA 复杂类型 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2 简单PLD结构原理 ㈠. 可编程只读存储器PROM PROM内部结构为“与”阵列固定，“或”阵列可编程。 2N输入组合 查表输出 ㈡. 可编程逻辑阵列PLA PLA内部结构为“与”、“或”阵列皆可编程。 2N乘积线 编程输出 《CPLD技术及应用》教学课件 ㈢. 可编程阵列逻辑PAL PAL内部结构为“与”阵列可编程，“或”阵列固定。 2N乘积线 输出组合 应用实例 给出逻辑方程如下： Q0=I0 + NOT（I1）× I2 Q1=NOT（I0）× I2 +NOT（I1）×I2 Q2=NOT（I0）× I1 +NOT（I1）×I2 +NOT（I2）×I0 思考：如何实现？ 答案：此款芯片不能满足设计需要？ ㈣. 通用阵列逻辑GAL GAL器件与PAL器件具有相同的内部结构，但靠各种特性组合而被区别。 GAL是美国晶格半导体公司（Lattice）为它的可编程逻辑器件注册的专用商标名称。 输出逻辑宏单元OLMC（Output Logic Macro Cell） 输出逻辑宏单元OLMC（Output Logic Macro Cell） 一般逻辑器件 举例：GAL16V8 GAL器件 作为一种通用的可编程逻辑器件，除了“与”阵列可编程改写，还对输出端口设计了可重新改变结构和功能的输出逻辑宏单元。 输出口大多表现为缓冲器/驱动器，一旦器件定型，用户不能对它作任何改变。 4. 复杂可编程逻辑器件——CPLD CPLD——Complicated Programmable Logic Device 结构框图 三大部分： I/O块，LAB（功能块）和PIA。 组成 特点 CPLD延伸出2个发展趋势：可擦除PLD和现场可编程门阵列FPGA。 CPLD是由PAL或GAL发展而来，是由可编程逻辑的功能块围绕一个位于中心和延时固定的可编程互连矩阵构成。 不采用分段互连方式，具有较大的时间可预测性。 采用EEPROM工艺 16个 宏单元组成一个LAB（逻辑阵列快） 图2-27 MAX7128S的结构 1．逻辑阵列块(LAB) 2．宏单元 3. 扩展乘积项 4. 可编程连线阵列PIA 5. I/O控制块 5. 现场可编程门阵列——FPGA FPGA——Field Programmable Gate Array FPGA内部结构 可编程I/O 可编程单元 可编程布线 FPGA现场可编程门阵列通常由布线资源围绕的可编程单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。 可编程逻辑功能块CLB 实现用户功能的基本单元。 可编程I/O单元 完成芯片上逻辑与外部封装脚的接口，常分布在CLB的四周 可编程互连PI 采用SRAM工艺 包括各种长度的连线和可编程连接开关，将逻辑块与输入/输出块连接起来，构成特定的电路 2.5 硬件测试 内部逻辑测试 JTAG边界扫描 嵌入式逻辑分析仪 Altera 的 SignalTapⅡ Xilinx 的 ChipScope 边界扫描技术——JTAG JTAG——Joint Test Action Group 联合测试行动小组 引言 随着微电子技术、微封装技术和印制板制造技术的不断发展，印制电路板越来越小，密度和复杂程度越来越来高。面对这样的发展趋势，如果仍沿用传统的外探针测试法和“针床”夹具测试法来全面彻底的测试焊接在电路板上的器件将是难以实现的。多层电路板以及采用贴片封装器件的电路板，将更难以用传统的测试方法加以测试。 JTAG方法的提出 20世纪80年代，联合测试行动组开发了IEEE1149.1边界扫描测试技术规范。该规范提供了有效的测试引线间隔致密的电路板上零件的能力。 如今，几乎所有公司的CPLD/FPGA器件均遵守IEEE规范，为输入/输出引脚及专用配置引脚提供了边界扫描测试BST（Boundary-Scan Interfa