【2017年整理】宏功能模块与IP应用.ppt

;一、 Megafunctions库 二、 Maxplus2库 三、 Primitives库 ;一、Megafunctions库 ;算数运算模块库 ; 下面以参数化乘法器lpm_mult为例来说明如何在设计中使用宏功 能模块。lpm_mult的基本参数已在下表中给出。 ;（1）调用lpm_mult;（2）lpm_mult参数设置;（3）编译仿真;逻辑门库 ; I/O模块库 ; I/O模块库 ;锁相环模块设计举例 ;（1）输入altpll宏功能模块;锁相环控制信号设置 ;输入时钟设置 ;（2）编译和仿真; 存储模块库 ;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd.;存储器模块设计举例 ;数据线、地址线宽度设置 ;控制端口设置 ;添加.mif文件; 如下图所示就是基于ROM实现的4位×4位的无符号数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif;仿真结果;二、 Maxplus2库 ;计数器74161设计举例 ;仿真结果;三、 Primitives库 ; 引脚库 ; 存储单元库 ; 逻辑门库 ; 其他模块 ;例1：利用lpm_counter计数器模块做一个十二进制计数器;数据类型定义语句 ;状态符号化： TYPE m_state IS ( st0，st1，st2，st3，st4，st5 ) ; SIGNAL present_state，next_state : m_state ; ;1.枚举类型：;2.整数类型：;3.数组类型：;Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile . Copyright 2004-2011 Aspose Pty Ltd.;数组属性：;例：variable my_vector:bit_vector(5 downto -5); 各属性如下： my_vector’left 5 my_vector’right -5 my_vector’high 5 my_vector’low -5 my_vector’length 11 my_vector’range (5 downto -5) my_vector’reverse_range (-5 to 5);1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 。 2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下： （1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件； （2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。 （4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。 ;3 基于Quartus II软件，用74161设计一个模99的计数器，个位和十位都采用8421BCD码的编码方式设计，分别用置0和置1两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。 4 基于Quartus II软件，用7490设计一个模71计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。 5 基于Quartus II，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果。 ;6 采用Quartus II软件的宏功能模块lpm_rom，用查表的方式设计一个实现两个8位无符号数加法的电路，进行编译仿真。 7 先用lpm_rom设计4bit×4bit和8bit×8bit乘法器各一个，再用VHDL分别设计4bit×4bit和8bit×8bit乘法器，比较两类乘法器的运行速度和资源好用情况。 8 用数字锁相环实现分频，假定输入时钟频率为10MHz，要想得到6MHz的时钟信号，使用altpll宏功能模块实现该电路