EDA FPGA逻辑宏功能模块的应用.pdf

第5章 逻辑宏功能模块的应用 5.1 计数器宏模块调用 5.1.1 计数器模块文本的调用 5.1 计数器宏模块调用 5.1.1 计数器模块文本的调用 5.1 计数器宏模块调用 5.1.1 计数器模块文本的调用 5.1 计数器宏模块调用 5.1.2 计数器模块程序与参数传递语句 5.1 计数器宏模块调用 5.1.2 计数器模块程序与参数传递语句 5.1 计数器宏模块调用 5.1.2 计数器模块程序与参数传递语句 5.1 计数器宏模块调用 5.1.3 对计数器进行仿真测试 5.2 利用属性设置控制乘法器的构建 5.2 利用属性设置控制乘法器的构建 5.3 RAM宏模块的使用方法 5.3.1 存储器初始化文件 5.3 RAM宏模块的使用方法 5.3.1 存储器初始化文件 5.3 RAM宏模块的使用方法 5.3.1 存储器初始化文件 5.3 RAM宏模块的使用方法 5.3.2 RAM宏模块的设置和调用 5.3 RAM宏模块的使用方法 5.3.2 RAM宏模块的设置和调用 5.3 RAM宏模块的使用方法 5.3.2 RAM宏模块的设置和调用 5.3 RAM宏模块的使用方法 5.3.2 RAM宏模块的设置和调用 5.3 RAM宏模块的使用方法 5.3.3 仿真测试RAM宏模块 5.3 RAM宏模块的使用方法 5.3.4 存储器的Verilog代码描述及初始化文件调用 5.3 RAM宏模块的使用方法 5.3.4 存储器的Verilog代码描述及初始化文件调用 1．存储器端口描述 2 ．存储器的Verilog一般描述 5.3 RAM宏模块的使用方法 5.3.4 存储器的Verilog代码描述及初始化文件调用 3．存储器中初始化文件的调用（配置） 5.3 RAM宏模块的使用方法 5.3.4 存储器的Verilog代码描述及初始化文件调用 4 ．语句语法说明 5.3 RAM宏模块的使用方法 5.3.5 存储器设计的结构控制 5.3 RAM宏模块的使用方法 5.3.5 存储器设计的结构控制 5.3 RAM宏模块的使用方法 5.3.5 存储器设计的结构控制 5.3 RAM宏模块的使用方法 5.3.5 存储器设计的结构控制 5.4 LPM存储器在系统读写方法 5.5 嵌入式锁相环使用方法 5.5 嵌入式锁相环使用方法 EDA实验与创新实践 5-1 查表式硬件运算器设计 EDA实验与创新实践 5-2 正弦信号发生器设计 EDA实验与创新实践 5-2 正弦信号发生器设计 EDA实验与创新实践 5-2 正弦信号发生器设计 EDA实验与创新实践 5-2 正弦信号发生器设计 EDA实验与创新实践 5-2 正弦信号发生器设计 EDA实验与创新实践 5-3 DDS正弦信号发生器设计 EDA实验与创新实践 5-3 DDS正弦信号发生器设计 EDA实验与创新实践 5-3 DDS正弦信号发生器设计 EDA实验与创新实践 5-3 DDS正弦信号发生器设计 EDA实验与创新实践 5-4 移相信号发生器设计