第19章寄存器和计数器.ppt

　　　　　19.1 寄 存 器19.1.1 数码寄存器 数码寄存器是用于存放二进制代码的电路。图19.1所示是利用触发器的记忆功能构成的寄存器，它是由四个D触发器(F0～F3)组成的，有D0～D3四个数据输入端，Q0～Q3四个输出端。CP为脉冲输入端，RD为各触发器的清零端，低电平有效。 图 19.1 四位数码寄存器 　　寄存器的工作原理如下：　　当RD=0时，触发器F0～F3同时被置0；寄存器工作时，RD=1。要存放二进制代码时，将数据放到数据输入端D0～D3处，在CP脉冲的作用下，输入到F0～F3四个D触发器中，寄存器的输出端为Q3Q2Q1Q0= D3D2D1D0。　　在CP=0，RD=1时，寄存器中存放的数据保持不变，即F0～F3的状态保持不变。从图19.1中不难看出，这种寄存器在接收数据时，各位数据是同时输入的，输出数据也是同时进行的，故称为并行输入输出数码寄存器，其常用型号有74LS175和CC4076。 19.1.2 移位寄存器　　移位寄存器不仅能储存代码，而且还具有移位功能。移位功能是指存储在寄存器里的二进制代码能在时钟脉冲的作用下依次左移或右移一位。移位存储器可用来实现数据的串—并行转换等。　　移位寄存器的输入、输出分串行和并行两种。串行输入方式是指在CP脉冲的作用下，将数据从寄存器的最低位逐位输入到各寄存器中；并行输入方式是指在CP脉冲的作用下，各位数据同时输入到各寄存器中。串行输出方式是指在CP脉冲的作用下，数据从寄存器的最高位逐位输出；并行输出方式是指在CP脉冲的作用下，寄存器中各触发器同时对外输出数据。移位寄存器又分单向移位寄存器和双向移位寄存器。 　　1. 单向移位寄存器　　图19.2所示是用四个D触发器组成的四位右移寄存器，其中F3是最高位数码触发器，F0是最低位数码触发器，四个触发器共用同一个时钟脉冲CP信号，因此称为同步时序电路。F0的D0端采用串行输入方式，每当CP脉冲沿到来时，输入的数码就被移入到F0触发器，而每个触发器的状态在CP脉冲的作用下，也同时移入下一位触发器，最高位触发器的状态从串行输出端移出寄存器。如果将一组四位数码逐位移到寄存器中，经过四个CP脉冲后，将在F3F2F1F0四个输出端(Q3Q2Q1Q0)并行输出四位数码，即将串行数据输入转换成并行数据输出。 图 19.2 四位右移寄存器 　　【例19.1】 有一组串行数据1011，依次送入四位右移寄存器，试画出四位右移寄存器的电路、状态表和工作波形图。　　解 根据题意画出如图19.3所示的电路图和波形图，状态表如表19.1所示(输入数据为1011)。　　同理，用D触发器也可以组成左移寄存器，这里不再叙述。 　　2. 双向移位寄存器 由单向移位寄存器的工作原理可知，双向移位寄存器是在单向移位寄存器的基础上增加左移或右移功能来实现的，另外加上一些控制电路和控制信号即可构成双向移位寄存器。图19.4所示为集成四位双向移位寄存器74LS194的引脚图，其功能表如表19.2所示。 图 19.4 四位双向移位寄存器74LS194引脚图 　　　　　　19.2 同 步 计 数 器19.2.1 同步二进制计数器　　1. 同步二进制加法计数器　　根据二进制加法运算的规则，在一个多位二进制数的末位加1时，若其中的第i位以下的各位皆为1，则第i位应改变状态(由0变1或由1变0)；而最低位在每次加1时其状态都要改变。利用这一特点，可使用JK触发器组成一个四位同步二进制加法计数器，如图19.5所示。从图中可看出，各触发器受同一CP脉冲控制，其触发器的翻转与CP脉冲的下降沿同步。 图 19.5 四位同步二进制加法计数器逻辑图 　　对图19.5的时序电路分析如下。　　输出方程:　　　　　　　　　C=Q3Q2Q1Q0 　　驱动方程:　　　　　　　J0=K0=1 　　　　　　　J1=K1=Qn0　　　　　　　J2=K2=Qn1Qn0　　　　　　　J3=K3=Qn2Qn1Qn0　　将驱动方程代入触发器的特性方程，得到 　 　　根据状态转换表，可画出状态转换图和各触发器输出端的波形图，如图19.6和图19.7所示。 图 19.7 四位同步二进制加法计数器波形图 　　2. 同步二进制减法计数器　　根据二进制减法计数器的运算规则可知，从多位二进制数减1时，要求每输入一个计数脉冲，最低位触发器要翻转一次，而其它触发器只能在其低位触发器均为0时，在计数脉冲CP的作用下才翻转。用JK触发器构成的四位同步二进制减法计数器逻辑图如图19.8所示。　　根据图19.8所示的逻辑电路可写出驱动方程: 图 19.8 四位同步二进制减法计数器逻辑图 　　将