第3章 DDS信号发生器.ppt

信息工程学院 高速D/A转换电路设计 DDS子系统顶层原理图 频率字接收模块 模拟子系统设计 信号放大电路的设计 驱动电路的设计 功率驱动＋闭环负反馈 采用驱动能力强的集成运算放大器 模拟子系统总体原理图 * * DDS信号发生器 设计要求如下： （1）具有产生正弦波、方波和三角波3种周期性波形； （2）输出频率范围10Hz~2MHz（非正弦信号频率按10次谐波计算），重复频率可调，频率步进间隔≤1Hz； （3）输出波形幅值范围0~10V（峰—峰值），波形幅值和偏移量可调； （4）具有稳幅输出功能，当负载变化时，输出电压幅度变化不大于±3%（负载电阻变化范围：50Ω~∞）； （5）具有显示输出波形类型、重复频率等功能。 直接数字频率合成的原理 对于一个频率为fout的正弦信号Sout，可以用下式来描述： 其相位为： 将正弦信号的相位和幅值均转化为数字量 用频率为fclk的基准时钟对正弦信号进行抽样 将2π切割成2N等份作为最小量化单位，从而得到△θ的数字量M为： 当M取1时，可以得到输出信号的最小频率步进为 由于正弦函数为非线性函数，很难实时计算，一般通过查表的方法来快速获得函数值。 DDS正弦信号发生器原理框图 实现DDS信号发生器的两种技术方案 1.采用专用DDS集成芯片的技术方案 2.采用单片机+FPGA的技术方案 专用DDS集成芯片——AD9850 AD9850实现的DDS信号发生器原理图 AD9850的参考时钟fCLKIN频率为125MHz，如要产生50Hz的正弦波，可通过上式计算得到4字节频率字为000006B6H。 AD9850控制字传送时序图 AD9850RST EQU P1.5 W_CLK EQU P1.6 W0 EQU 34H W1 EQU 35H W2 EQU 36H W3 EQU 37H W4 EQU 38H SEND： CLR AD9850RST MOV DPTR，#0F000H MOV A，W0 MOVX @DPTR，A MOV A，W1 MOVX @DPTR，A MOV A，W2 MOVX @DPTR，A MOV A，W3 MOVX @DPTR，A MOV A，W4 MOVX @DPTR，A SETB W_CLK SETB FQ_UD NOP NOP CLR FQ_UD RET LT6600-10属于集成开关电容低通滤波器，截止频率为10MHz。 从LT6600-10输入和输出信号波形比较： LT6600-10内部还有一全差分放大器，通过改变R4和R5的阻值可获得不同的放大倍数。 当R4和R5取相同阻值时，内部差分放大器的增益为402Ω/R4 AD9850内部设有高速电压比较器。将低通滤波器LT6600-10输出的正弦信号送电压比较器的同相输入端VINP，LT6600第7脚输出的直流电平（其值为VDD/2）送到比较器的反相输入端VINN，就可从QOUT和QOUTB输出两路与正弦信号频率相同且互为反相的方波信号。 采用单片机+FPGA的技术方案 DDS信号发生器的参数确定如下： （1）系统时钟频率：40MHz； （2）频率控制字的位宽：32位； （3）相位累加器的位宽：32位； （4）波形存储器的地址位宽：8位； （5）波形存储器的数据位宽：8位。 最小频率步进值 单片机子系统的软硬件设计 DDS子系统设计 模拟子系统设计 滤波器的设计 信号放大电路的设计 驱动电路的设计 单片机子系统软件设计 LCD显示界面设计 LCD显示界面设计 按键的定义 主程序流程图 T0中断服务程序 键盘中断服务程序流程图 给定频率转化为4字节的频率控制字 N为字宽，取32，fCLK为时钟频率，取40MHz。 DDS子系统设计 高速D/A转换电路设计 高速D/A转换电路设计 *