文档详情

一种译码方法、装置、译码器和存储介质.pdf

发布：2023-05-09约2.11万字共25页下载文档

文本预览下载声明

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114567334 A (43)申请公布日 2022.05.31 (21)申请号 202210202668.9 (22)申请日 2022.03.03 (71)申请人 OPPO广东移动通信有限公司地址

显示全部

相似文档

译码方法、译码器、电子设备及存储介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114553370 A (43)申请公布日 2022.05.27 (21)申请号 202210061214.4 (22)申请日 2022.01.19 (71)申请人北京理工大学地址 100081
2023-05-09 约4.8万字 33页立即下载
一种基于预处理和简化存储的极化码译码器、译码方法、电子设备及计算机可读存储介质.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112821896 A (43)申请公布日 2021.05.18 (21)申请号 202011637216.0 (22)申请日 2020.12.31 (71)申请人西安万宏电子科技有限公司
2023-06-02 约2.4万字 20页立即下载
译码方法、装置、设备及存储介质.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112994706 A (43)申请公布日 2021.06.18 (21)申请号 20191
2023-06-10 约2.35万字 21页立即下载
一种指令译码方法及装置、电子设备、存储介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114880030 A (43)申请公布日 2022.08.09 (21)申请号 202210528834.4 (22)申请日 2022.05.16 (71)申请人海光信息技术股份有限公司地址 3
2023-05-18 约2.32万字 18页立即下载
译码方法、装置、电子设备及存储介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114567411 A (43)申请公布日 2022.05.31 (21)申请号 202210062393.3 (22)申请日 2022.01.19 (71)申请人北京理工大学地址 100081
2023-05-08 约4.78万字 32页立即下载
存储器的列译码器.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112992213 A (43)申请公布日 2021.06.18 (21)申请号 20191
2023-06-10 约1.93万字 17页立即下载
一种防偷油的方法、装置及存储介质.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114812916 A (43)申请公布日 2022.07.29 (21)申请号 202110063793.1 (22)申请日 2021.01.18 (71)申请人博泰车联网(南京)有限公司地址
2023-05-13 约1.5万字 13页立即下载
一种基于GPU的5G多用户LDPC码高速译码器及其译码方法.pdf (19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114884618 A (43)申请公布日 2022.08.09 (21)申请号 202210496702.8 (22)申请日 2022.05.09 (71)申请人北京航空航天大学地址 10019
2023-05-14 约2.66万字 21页立即下载
训练声码器方法、终端及存储介质.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113362836 A (43)申请公布日 2021.09.07 (21)申请号 202110615714.3 (22)申请日 2021.06.02 (71)申请人腾讯音乐娱乐科技（深圳）有限公司
2023-06-18 约2.89万字 24页立即下载
卫星导航用LDPC码译码方法、译码器及接收机.pdf (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 112838872 A (43)申请公布日 2021.05.25 (21)申请号 20191
2023-06-05 约3.08万字 35页立即下载
74HC138译码器.doc 　74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。 74HC138译码器可接受3位二进制加权地址输入（A0, A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一
2017-06-07 约1.14千字 2页立即下载
4线-16线-译码器.docx 沈阳航空航天大学北方科技学院课程设计 PAGE \* MERGEFORMAT21 课程设计说明书题目： 4线-16线译码器系别：电子信息工程部班级： B041301 学号：学生姓名：指导教师：成绩：沈航北方科技学院课程设计任务书教学部：电子信息工程部专业：自动化课程设计题目： 4线-16线译码
2018-10-30 约6.23千字 26页立即下载
第七讲译码器.ppt 三、二—十进制译码器是将输入BCD码的10个代码译成10个高、低电平输出信号 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1
2017-08-14 约5.88千字 63页立即下载
3—8译码器的设计.doc 实验二组合逻辑电路设计（一）姓名：王举升班级：自动化102班学号：100座机电话号码一、实验目的 l、学习并掌握MAX+PLUSⅡ10.0 Altera CPLD软件开发平台。 2、通过一个简单的3—8译码器的设计，掌握图形编程的使用方法。 3、掌握组合逻辑电路的静态测试方法。二．实验步骤 1、进入windows操作系统，打开MAX+PLUSⅡ10.0。 1 、启动File／Project Name菜单，输入设计项目的名字。点Assign／Device菜单，选择器件本设计全选用EPM7128 。 2、用硬件描述语言完成编译器的设计生成设计项目文件。启动FILE／N
2018-04-08 约1.87千字 6页立即下载
第19讲译码器.ppt 第3章组合逻辑电路第19讲译码器 3.5.4 译码器　　1. 二进制译码器　　将输入的二进制代码转换成对应的输出信号的电路，称为二进制译码器。　　1) 3位二进制译码器　　由于n=3，即译码器输入的是3位二进制代码A2A1A0，而3位二进制代码可表示8种不同的状态，所以输出的必须是8个译码信号，设为Y0~Y7，因此该译码器称为3-8线译码器。根据二进制译码器的功能可列出3位二进制译码器的真值表，如表3.16所示。　　从真值表可知，对应于一组变量的取值，在8个输出中只有1个为1，其余7个为0。由真值表可直接写出各输出信号的逻辑表达式：即Yi=mi，i
2017-08-17 约1.06千字 25页立即下载