文档详情

7+译码器.ppt

发布:2017-02-02约4.63千字共31页下载文档
文本预览下载声明
4.3.1 二进制译码器 (3).用译码器设计一个“1线-8线”数据分配器 4.3.2 二-十进制译码器 4.3.3 显示译码器 LED显示器有两种结构: 2.七段显示译码器7448 7448是一种与共阴极数字显示器配合使用的集成译码器。 七段显示译码器7448的功能表 将BI/RBO和RBI配合使用,可以实现多位数显示时的“无效0消隐”功能。 * * 4.3.1 二进制译码器 4.3.2 二-十进制译码器 4.3 译码器 结束 放映 4.3.3 显示译码器 复习 全班有42名同学,需几位二进制代码才能表示? 为什么要用优先编码器? 4.3 译码器   译码: 编码的逆过程,将编码时赋予代码的特定含义“翻译”出来。   译码器: 实现译码功能的电路。   常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。 二进制代码 原来信息 编码对象 编码 译码 图3-7 三位二进制译码器的方框图 输入:二进制代码(N位), 输出:2N个,每个输出仅包含一个最小项。   输入是三位二进制代码、有八种状态,八个输出端分别对应其中一种输入状态。因此,又把三位二进制译码器称为3线—8线译码器。 1. 74LS138的逻辑功能 内部电路图 负逻辑与非门 译码输入端 S为控制端(又称使能端) S=1 译码工作 S=0 禁止译码, 输出全1 输出端 为便于理解功能而分析内部电路 仿真 表4-6 74LS138的功能表 译中为0 高电平有效 低电平有效 禁止译码 译码工作 图4-8 74LS138的逻辑符号 低电平有效输出 三位二进制代码 使能端 74LS138的逻辑功能 三个译码输入端(又称地址输入端)A2、A1、A0,八个译码输出端 ,以及三个控制端(又称使能端) 、 、 。 、 , 是译码器的控制输入端,当 = 1、 + = 0 (即 = 1, 和 均为0)时,GS输出为高电平,译码器处于工作状态。否则,译码器被禁止,所有的输出端被封锁在高电平。 S1 S2 S1 S2 S3 S1 S2 S3 S1 S3 S2 Y0~Y7 S3 当译码器处于工作状态时,每输入一个二进制代码将使对应的一个输出端为低电平,而其它输出端均为高电平。也可以说对应的输出端被“译中”。 74LS138输出端被“译中”时为低电平,所以其逻辑符号中每个输出端 上方均有“—”符号。 Y0~Y7 2. 应用举例 (1)功能扩展(利用使能端实现) 图3-9 用两片74LS138译码器构成4线—16线译码器 A3 =0时,片Ⅰ工作,片Ⅱ禁止 A3 =1时,片Ⅰ禁止,片Ⅱ工作 扩展位控制 使能端 仿真 (2) 实现组合逻辑函数F(A,B,C)   比较以上两式可知,把3线—8线译码器74LS138地址输入端(A2A1A0)作为逻辑函数的输入变量(ABC),译码器的每个输出端Yi都与某一个最小项mi相对应,加上适当的门电路,就可以利用译码器实现组合逻辑函数。 例4-4 试用74LS138译码器实现逻辑函数: 解:因为 则 因此,正确连接控制输入端使译码器处于工作状态,将  、  、  、  、 经一个与非门输出,A2、A1、A0分别作为输入变量A、B、C,就可实现组合逻辑函数。 Y1 Y3 Y6  Y5 Y7 图3-10 例3-4电路图 仿真 输 出 地址选择信号 D0 =D D1= D D2= D D3= D D4= D D5= D D6= D D7= D 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A2 A1 A0 数据分配器功能表   二—十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。 图3-11 二—十进制译码器74LS42的逻辑符号 表4-7 二-十进制译码器74LS42的功能表 译中为0 拒绝伪码   在数字测量仪表和各种数字系统中,都需要将数字量直观地显示出来,一方面供人们直接读取测量和运算的结果,另一方面用于监视数字系统的工作情况。   数字显示电路是数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成,如图3-12所示。 图3-12 数字显示电路的组成方框图 1
显示全部
相似文档