5.5 计数器设计方法[精].ppt

5.5 十进制计数器及任意进制计数器的设计方法 * 以触发器作为基本元件： 以集成计数器作为基本元件： 例1 试用JK触发器设计一个10进制计数器。 设计举例 分析：十进制计数器有10个稳定状态，最少应由4个触发器组成。 触发器的输出分别记为Q3Q2Q1Q0按10进制的计数规律，作状态 转换表（状态转换图）如下 由状态表作卡诺图，求状态方程 K0=1 与JK触发器特性方程比较系数，求取驱动方程： J0=1 例2 试74161设计一个10进制计数器 分析：74161的计数状态转换图如下： QDQCQBQA 10进制计数器有10个稳定状态，而74161有16个状态，若选取0000～1001这10个状态作为10进制计数器的状态，则当计数器状态到达1001时，下一个时钟脉冲到来后，人为控制计数状态跳转到0000。 EP=ET=1 LD=1 反馈清零法（异步清零） EP=ET=1 RD=1 DCBA=0000 反馈置数法（同步置数） 若置数值不是0000，是否可实现10进制计数器？如何实现？ 思考题： 用集成计数器设计任意进制计数器的方法 反馈清零法 反馈置数法 若有M进制计数器，欲构成N进制计数器，有两种情况： M N M N 从M个状态中任选N个状态构成N进制计数器 采用多片M进制计数器，构成M’计数器,使M’N 试用74161和适当的门电路构成9进制计数器 分析： 74161为4位二进制计数器，M=16 ,N=9 ,MN QD QC QB QA 0000 0001 0010 0011 0100 0101 0110 0111 1001 1000 1010 1011 1100 1101 1110 1111 74161 EP ET CP D C B A RCO LD RD 1 1 1 异步清零 RD = QDQA QD QC QB QA 74161 EP ET CP D C B A RCO LD RD 1 1 1 同步置数 反馈置数法 74161 EP ET CP D C B A RCO LD RD 1 1 1 0 0 0 1 LD = QD LD = QDQA QD QC QB QA 1 QD QC QB QA 0000 0001 0010 0011 0100 0101 0110 0111 1001 1000 1010 1011 1100 1101 1110 1111 同步置0001 例2 试用74161构成256进制计数器 分析： 此时N＝ 256 而 M ＝16 ，M N.用2片可实现 16X16=256 并行进位： 串行进位： 低位进位信号作为高位片的使能信号 低位进位信号作为高位片的脉冲信号 74161 EP ET D C B A QD QC QB QA 1 1 1 74161 EP ET D C B A 1 1 （1） （2） cp 并行进位 QD QC QB QA RCO LD RD RCO LD RD 74161 EP ET D C B A 1 1 1 74161 EP ET D C B A 1 1 （1） （2） cp 串行进位 1 RCO LD RD RCO LD RD QD QC QB QA QD QC QB QA 例3 试用74290构成24进制计数器 分析： 此时N＝ 24 而 M ＝10 ，M N.用2片290 可能实现的途径 10 X 10 ＝100 然后反馈清零构成24进制 3X8 ＝24 4X6 ＝ 24 74290 CPB R02 S91 S92 （1） CPA cp 74290 CPB S91 S92 （2） CPA cp R01 QD QC QB QA QD QC QB QA R01 R02 74290 CPB R02 S91 （1） CPA cp 74290 CPB R01 R02 S91 S92 （2） CPA R01 S92 QD QC QB QA QD QC QB QA * * *