第二章 8086微处理器 第二讲.ppt

第二讲 8086/8088微处理器外部结构及工作模式 重点：8086/8088CPU的外部结构，即引脚信号及其功能 8086/8088CPU的两种工作模式 1、8086/8088CPU的两种工作模式 最小模式：系统中只有一个微处理器，所有的总线控制信号直接由8086/8088CPU产生，系统中的总线控制电路被减到最少 最大模式：系统中至少包含两个微处理器，其中一个为主处理器8086/8088CPU，其它微处理器为协处理器，协助主处理器工作 8087:数值运算协处理器，实现多种类型的数值运算(整型、浮点型数值)，超越函数（三角函数、对数函数）的计算等 8089协处理器：有专门用于输入/输出操作的指令系统，可直接为输入/输出设备服务，使主处理器不再承担这类工作。常用在输入/输出操作比较频繁的系统中 2、8086/8088CPU的引脚信号和功能 8086/8088CPU芯片都是双列直插式集成电路芯片，40个引脚，其中32个引脚在两种工作模式下的名称和功能相同，8个引脚在不同的工作模式下具有不同的名称和功能 8086/8088的引脚图 (2)、两种模式下，名称和功能相同的32个引脚 ①VCC(40)、GND(1、20)：电源、接地引脚，8088/8086CPU采用单一的+5V电源，但有两个接地引脚。 ②AD15—AD0(Address Data Bus ，2-16, 39，三态)：地址/数据复用信号输入/输出引脚，分时输出低16位地址信号及进行数据信号的输入/输出。 ③A19/S6—A16/S3(Address Status Bus，35—38，三态)：地址/状态复用信号输出引脚，分时输出地址的高4位及状态信息，其中S6为0用以指示8086/8088CPU当前与总线连通； S5为1表明8086/8088CPU可以响应可屏蔽中断； S4、S3共有四个组合状态，用以指明当前使用的段寄存器，00—ES，01—SS，10—CS，11—DS。 ④BHE/S7 （Bus High Enable/Status 34）:高8位数据允许/状态复用信号（输出）。分时输出有效信号，表示高8为数据线D15—D8上的数据有效和S7 状态信号，但S7未定义任何实际意义。利用BHE信号和AD0信号，可知系统当前的操作类型： 00：从偶地址单元开始读/写一个字 AD15 ~ AD0 01：从奇地址单元或端口读/写一个字节AD15 ~ AD8 10：从偶地址单元或端口读/写一个字节AD7 ~ AD0 11：无效 ⑤NMI(Non-Marskable Interrupt，17)非屏蔽中断请求信号（输入），上升沿触发。 ⑥INTR（Interrupt Request，18）:可屏蔽中断请求信号（输入），高电平有效。CPU在执行每条指令的最后一个T状态对其采样，如果有效且IF=1，结束当前指令周期后响应。 ⑦ RD(Read，32）:读控制信号（输出），低电平有效，指明要执行一个读操作 ⑧CLK/(Clock，19)：时钟信号（输入），占空比约33%的方波信号，8086/8088的时钟频率（称为主频）为5MHz ⑨RESET（21）:复位信号（输入），高电平有效。8088/8086CPU要求复位信号至少保持4个时钟周期才能起到复位的作用。CPU结束当前操作，对标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，将CS设置为0FFFFH。 ⑩ READY（22）:“准备好”信号（输入），高电平有效，来自于内存单元或I/O端口表明内存单元或I/O端口已经准备好进行读写操作。 TEST（23）:测试信号（输入），低电平有效。由WAIT指令检测，CPU执行WAIT指令时，处于等待状态，检测到TEST引脚输入变低时，脱离等待状态，继续执行WAIT指令下面的指令。 MN/MX（Minimum/Maximum Model Control）最小/最大模式设置信号（输入），接+5V时，CPU工作于最小模式，接地时，CPU工作于最大模式下。 (3)、最小模式下的24--31引脚 ①INTA（Interrupt Acknowledge，24）中断响应信号（输出），低电平有效，CPU响应中断请求后，向中断源发出响应信号，通知中断源提供中断类型码，该信号为两个连续的负脉冲。 ②ALE（Address Lock Enable，25）:地址锁存允许信号（输出），高电平有效，CPU通过该引脚向地址锁存器8282发出地址锁存允许信号，把地址/数据复用总线上输出的地址信息，锁存到地址锁存器8282中。 注意：ALE信号不能被浮空。 ③DEN（Data Enable，26）:数据允许信号 ，低电平有效，为总线收发器8286提供一个控制信号，表示CPU当前准备发送