整点报时数字钟电路设计..doc

VV 课程设计说明书 （2009 /2010 学年第一学期） 课程名称 ： 数字逻辑课程设计 题 目 ： 整点报时数字钟电路设计 专业班级 ： 通信工程2班 学生姓名 ： XXX 学 号： XXXXXXX 指导教师 ： XX 设计周数 ： 1 设计成绩 ： 2010年 01月 15 日 目录 1 设计目的 3 2设计要求 3 3数字钟的基本组成及工作原理 4 3.1数字钟的构成 4 四、数字钟的工作原理 6 五、总体框图 13 六、元器件及报表 15 七、设计总结 16 八、心得体会 17 9参考文献 18 1、课程设计目的……………………………………………………………………………………1 2、设计要求………………………………………………………………………………………..1 3、数字钟的基本组成及工作原理………………………………………………………………数字钟的构成……………………………………………………………………….…..5 4.1晶体振荡器电路分频器电路时间计数器电路译码驱动电路数码管…………………………………………………………………………………12 6、元器件及报表……………………………………………………………………………13 7、设计总结………………………………………………………………………………….…..14 8、心得体会………………………………………………………………………………………15 9、参考文献………………………………………………………………………………………16 1 设计目的 1.显示时、分、秒 采用24小时进制。 2.具有校时功能，可以对小时和分单独校时，对分校验时的时候，停止分对时的进位。 3. 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时。 4为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 2设计要求 1、设计指标时间以24小时为一个周期；显示时、分、秒；具有校时功能，可以对小时和分单独校时，使其校正到标准时间，计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 2、设计要求画出电路原理图；元器件及参数选择。 3编写设计报告：写出设计与制作的全过程，附上相关资料和图片。 3数字钟的基本组成及工作原理 数字钟的构成数字钟的组成框图 ⑴晶体振荡器电路　　晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路　　分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路　　时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。译码驱动电路　　译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管　　数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。数字钟的工作原理１）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。２）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现 分频器电路３）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器或24进制计数器 60进制计数器：由74LS90构成的60进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。如图下： 4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输