《3位数字显示计时定时器.doc

3位数字显示计时定时器 1 3位数字显示计时定时器概述 3位数字显示计时定时器是一个典型的利用数字系统的例子。所谓数字系统，是指由若干数字电路及逻辑部件组成并且能够进行采集、加工、处理及传送数字信号的设备。一个完整的数字系统通常由输入电路、输出电路、控制电路、若干个子系统和时基电路等部分组成。而本课题中设计的3位数字显示计时定时器则分别有4个子系统组成：秒脉冲时间标准产生电路、计数器、译码器和显示器、开机自动清零电路、计时启停控制电路。 该数字系统具有计时功能。能随时控制计时器的启动和停止，保持计时显示结果。还具备开机自动复零功能。它的最大显示时间为9分59秒，计时和定时时间都是精确到秒。 2 3位数字显示计时定时器系统设计 2.1系统框图 由技术指标要求可知，该数字系统的功能主要是实现可控计时和定时报警。为此，可将系统分解为下列几个部分组成： （1）） 图一 计时定时器总体方框图 2.2单元电路原理分析 2.2.1 秒脉冲时标信号产生电路 选用由CMOS集成门组成的RC振荡电路，以产生固定频率的矩形脉冲信号，经分频器分频后输出为1Hz的秒脉冲时标信号。电路如图二所示。 振荡电路生成的脉冲对动态扫描显示电路影响不大，这里选用门电路构成的多谐振荡器输出的脉冲作用为节拍发生器的时钟。如图三所示是由4096构成的方波自激振荡器电路。Rt是振荡电阻，Ct是振荡电容，Rs是补充电阻。 设非门的阈值电压是UTH。设在t=0，Uil=0小于UTH，G1门关闭，U01为高电平VDD,G2门开通，U0跃为低电平。这时，U01的高电平经Rt会对电容Ct充电，随着充电过程的继续，A点电压按指数上升，同时Uil也会随着指数上升。当Uil大于阈值UTH时，G1门开通U01跃为低电平，U0跃为高电平VDD，Ct开始放电，随后因为U01跃为高电平又开始反向放电，这时Uil又以指数规律下降，当小于阈值电压UTH时，U01又变为高电平VDD。如此反复就可输出矩形震荡波。振荡频率为 f=1／2.2RtCt 所以图三的振荡电路输出的频率约为80.59Hz。 图二 秒脉冲时标信号产生电路 图三 门电路构成的多谐振荡器 2.2.2 计数器和译码显示器 计数部分采用3位数计数器。计数体制分别为：秒个位计数应逢十进一，秒十位计数应逢六进一，分别计数应逢十进一。其中这里重点介绍一下十进制同步加/减计数器。 CC4518为BCD加计数器，该器件由两个相同的同步4级计数器组成。计数器为D型触发器。具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN输入保持高电平， 且在CP上升沿进位。CP线为高电平时，计数器清零。 计数器在脉动模式可级联，通过将Q3连接至下一计数器的EN输入端可实现级联。同时后者的CP输入保持低电平。如图四所示CC4518的逻辑符号图 图四 CC4518的逻辑符号图 译码显示部分可由3块BCD7段锁存/译码/驱动器和3块半导体数码管组成，以显示所计时间。 图五 计数器电路 图六 译码显示器电路 2.2.3 开机自动清零电路 该电路主要由RC电路和门电路组成，如图七所示。在接通电源后，当电容上的电压由0被迅速充到G1的开门电平时，G3输出由高电平变为低电平，并加到分频器和计数器的复位端，使它们作好计时的准备。 图七 开机自动清零电路 2.2.4 计时启停输入控制电路 电路如图八所示。开机清零后，D触发器处于Q=1，/Q=0的1状态，控制门处于关闭状态。当按一下计时启停按钮S1时，在CP端出现一个正跃变，使触发器处于Q=0，/Q=1的0状态，控制门打开，振荡器输出信号经分频器产生秒脉冲进入计数器。此时若再次按一下启停按钮S1，则因CP端又出现一个正跃变，D触发器返回1状态，使控制门再次关闭，计数器停止计数。 图八 计时启停输入控制电路 2.2.5 总体电路 控制器与各子系统进行连接，如图九是整体电路。 图九 整体电路 3 总结 在做实验前,一定要将课本上的知识吃透,因为这是做实验的基础,否则,在老师讲解时就会听不懂,这将使你在做实验时的难度加大,浪费做实验的宝贵时间.做实验时,一定要亲力亲为,务必要将每个步骤,每个细节弄清楚,弄明白,实验后,还要复习,思考,这样,你的印象才深刻,记得才牢固,否则,过后不久你就会忘得一干二净,这还不如不做.老师将一些课本上没有的知识教给我们,拓宽我们的眼界,使我们认识到这门课程在生活中的应用是那么的广泛. 通过这次测试技术的实验,使我学到了不少实用的知识,更重要的是,做实验的过程,思考问题的方法,这与做其他的实验是通用的,真正使我们受益匪浅. 在