一种染色体编码新方法的硬件进化.pdf

6 5 Vol． 6 № ． 5 第 卷第 期 智 能 系 统 学 报 2011 10 Oct． 2011 年 月 CAAI Transactions on Intelligent Systems doi :10 ． 3969 /j ． issn． 1673-4785 ． 2011． 05 ． 010 一种染色体编码新方法的硬件进化 ， ， 张超 刘峥 赵伟 ( ， 7 1007 1) 西安电子科技大学雷达信号处理国家重点实验室 陕西西安 : FPLA ． ， 摘 要 提出了基于 的染色体编码及在此基础上的并行硬件进化方法 该编码方式以与或非门为基本单元 进 ， ， ， 化时将电路编码染色体按逻辑门分解 进行适应度计算时采用分解逆过程使染色体合并 可以有效缩短进化时间 ． 4 ， 20 有利于大规模复杂电路的进化 以 位二进制码转换为格雷码的电路为例进行试验 该方法在 次实验中平均速度 32 ． 25% ． Verilog C ， 提高了 为实现内进化编写了由染色体生成 硬件语言的 程序 该编码方式同时适用于多输入多输 ， ， ， ， 出电路进化且染色体长度可变 利用此特性生成了异构电路 完成了容错 对于实现故障模块在线修复 提高太空恶 劣环境中电子系统可靠性具有一定意义． : ; ;FPLA ;Verilog 关键词 硬件进化 染色体编码 硬件语言 中图分类号:TP18 ;TP302 ． 8 文献标志码:A 文章编号:1673-4785 (2011)05-0450-06 Hardware evolution based on a new chromosome encoding method ZHANG Chao ，LIU Zheng ，ZHAO Wei (National Laboratory of Radar Signal Processing ，Xidian University ，Xi ’an 7 1007 1，China) Abstract :This paper proposed an FPLA-based chromosome encoding approach and a parallel hardware evolution method on the basis of a new encoding approach． The AND-OR-NOT gates are the