通用倒计时系统.doc

1.设计总体思路 1.1设计基本原理 利用4个74LS192芯片接成倒计时的分十位、分个位、秒十位、秒个位，通过控制74LS192芯片的使能端来实现倒计时器的倒计时与置数。用开关来控制芯片UP端与DOWN段的输入，当UP端输入高电平，DOWN段输入脉冲时，实现倒计时，并将4个芯片的预置数置成5、9、5、9；相反，当UP段输入脉冲，DOWN段输入高电平时，并分别用4个开关来控制，实现分十位、分个位、秒十位、秒个位的递增置数，并通过输出控制清零端，当分个位、分十位、秒个位、秒十位分别递增到5、9、5、9时清零，实现倒计时器在00:00到59：59间循环置数。利用开关来控制4个192芯片的Vcc端高低电平的输入来实现复位。同样，利用开关来控制192芯片的DOWN端的输入实现倒计时器的启动与暂停。而将每个芯片的输出用或门或起来再连接到警报器，实现倒计时计时到00：00时停止与报警。 1.2设计思路基本框图 2.单元电路设计 2.1时钟模块 时钟模块是用一脉冲发生器来到实现的，通过脉冲发生器，向整个电路发送，1Hz的脉冲，就能成功的实现秒脉冲了。图如下所示： 2.2倒计时工作模块 将4个74LS192芯片连接成倒计时器的分十位、分个位、秒十位、秒个位。把他们的输入端分别预置数成5、9、5、9。将4个芯片的UP端均接Vcc高电平，秒个位上的DOWN端接1s的脉冲，使得计数器递减，实现倒计时。而把秒个位的192芯片上的借位输出端连接到秒十位的DOWN端，当秒个位的192递减到0时，向秒十位借一位成9继续递减；把秒十位上的借位输出端接到分个位的DOWN端，用一个或门将秒十位与秒个位芯片上的借位端或起来接到它们的LD置数端，当秒十位、秒个位均递减到0时，向分个位借一位成59继续递减。分位上的同理。图如下： 74LS192芯片的真值表如下： 2.3显示模块 显示模块主要是由四位的BCD-七段显示译码器组成，显示计时器的时间。总电路图中由七个这样的显示器完成。本实验采用共阴数码管。部分显示模块如下图所示： 2.4报警模块 报警模块，是通过逻辑或门电路来实现的。根据逻辑关系，当四个BCD-七段显示译码器同时为零时，所有的输入信号均为低电平。所以，可以利用这一逻辑关系设计报警电路。 2.5启动、暂停模块 启动与暂停模块主要是由一个开关与一个与门电路组合而成的。将开关与1Hz的脉冲发生器相与，再连接到秒个位的192芯片上DOWN端。开关一段接高电平、一端接地，用来提供高低电平。将开关与脉冲发生器相与后便可以达到控制电路的起动与暂停。具体的工作过程如下：当开关space闭合时，即提供高电平时，与门打开，从面有1Hz的输入信号进入到总电路中，从而使电路开始倒计时工作，即启动了电路。而当开关space断开时，提供的是低电平，而低电平可以封存与门，从而阻断输入信号进入到总电路中，即实现了倒计时的暂停。图如下所示： 2.6预置数模块 通过控制192芯片的DOWN与UP端的输入来控制。将上述的启动/暂停按钮与每个芯片的预置数按钮用或门或起来连接到每个芯片的UP端。将启动/暂停按钮拨至暂停状态后，192芯片的DOWN端相当于输入了高电平，在通过按钮来给UP端输入相当于脉冲的高电平，这样，每个芯片相当于一个累加器，由预置数按钮来控制数的累加。在分十位与秒十位芯片上，均用一个与门将输出的QB、QC与起来再连接到clr清零端，这样以来，当累加到5时，就会自动清零到O，就实现了分、秒十位在0至5的循环置数。图如下所示： 2.7清零模块 通过控制74ls192的清零端口clr的输入来实现的。即通过一个开关，通过给clr端输入高低电平来实现清零。正常情况下，要让192正常工作时，clr要保持在低电平，但如果给clr一个高电平，则就可以实现清零。根据这一特性，通过一个开关，同时控制四片192芯片的清零端电平的高低，也就可以控制了整个电路的清零与否。当提供低电平时，电路正常工作，当提供高电平时，实现清零。 3.总电路设计 3.1仿真图 3.2实物图 4.设计调试体会与总结 4.1 硬件设备的介绍 我们需要的硬件设备有，面包板，各功能的芯片，镊子，导线。以及实验箱。 4.2硬件的连接与调试 (1)首先要做的事情是仔细先观察面包板和实验箱里的相关器件是否完善，然后了解各个位置的构造和功能，以便与安装。 然(2)然后检测拿到的芯片及导线，看其是否是好的。如果是坏的芯片或导线，电路将无法完成。 (3)把各芯片安到面包板上，并且要合理布局，以便与插线。 按照电路图插线，过程中要注意外观等问题，万一出现意外便于检查，在插线过程中要十分小心。 (4)最后再检测下电路故障，找出电路故障所在并解决，而且不断地调试电路，直到电路达到所要求的功能。 4.3调试过程中遇到的问题及处理方法 在实验中我们遇到