微电子器件工艺实例.ppt

N阱CMOS工艺 P阱CMOS工艺 BiCMOS工艺 5微米双极集成电路工艺 大功率管工艺流程 3. BiCMOS工艺 4. 5微米双极集成电路工艺 * 1. N阱CMOS工艺 初始氧化：通过氧化，生长一层SiO2膜，用作杂质扩散掩蔽膜 膜厚350nm 用第一块掩膜版，经曝光、等离子刻蚀，形成N阱窗口 在N2:O2=9:1的气氛中退火和驱进。温度1150℃，时间60分钟。N阱深度为5~6微米。同时生长一层约200nm的氧化层。 首先生长缓冲SiO2薄层，厚度600nm，目的是减少淀积的氮化硅与硅衬底之间的应力。 其次低压CVD氮化硅，用于掩蔽氧化，厚度100nm 确定NMOS有源区：利用第二块掩膜版，经曝光、等离子刻蚀，保留NMOS有源区和N阱区的氮化硅，去掉场区氮化硅，NMOS场区硼注入，剂量1*1013cm-2，能量120keV，防止场区下硅表面反型，产生寄生沟道。 利用氮化硅掩蔽氧化的功能，在没有氮化硅、并经硼离子注入的区域，生长一层场氧化层，厚度400nm 去除N阱中非PMOS有源区部分的氧化硅和氮化硅，这部分将是场区的一部分。 对N阱中场区部分磷离子注入，防止寄生沟道影响。 一般采用湿氧氧化或高压氧化方法生长一层1微米厚的SiO2 栅氧化及开启电压调整： 1、去掉氮化硅和缓冲SiO2。 2、栅氧化：在HCl气氛中干氧氧化生长SiO2约40nm。 3、用硼离子注入调节开启电压，剂量6*1011cm-2，能量100keV LPCVD淀积多晶硅层，厚度400~500nm，淀积温度625℃ 光刻NMOS多晶硅（保持PMOS区多晶硅不动），形成NMOS多晶硅栅，去掉没有多晶硅覆盖的栅氧化层。 磷离子注入，形成NMOS源、漏区。注入剂量3*1015cm-2，典型能量150keV 1、保持NMOS区不动，用光刻胶保护。光刻N阱中PMOS区的多晶硅，形成PMOS多晶硅栅，去掉没有多晶硅覆盖的PMOS区栅氧化层，确定PMOS源、漏区。 2、硼离子注入，形成PMOS源、漏区。硼离子注入剂量5*1015cm-2，能量100keV. 3、离子注入退火和推进：在N2下退火，并将源、漏区推进，形成0.3~0.5微米深的源、漏区。 化学气相淀积磷硅玻璃介质层 刻金属化的接触孔 磷硅玻璃回流，使接触孔边缘台阶坡度平滑，以利于金属化。否则在台阶边缘上金属化铝条容易发生断裂。在N2气氛下，1150℃回流30分钟。 1、采用电子束蒸发或溅射的方法淀积Al-Si合金，利于解决电迁移现象 2、刻蚀金属化层，形成最后互连。 3、合金：使金属化引线与接触孔处的硅形成良好的欧姆结。在N2-H2气氛下450℃20-30分钟 4、钝化和开压焊孔。 2 . P阱CMOS工艺 * * * * *