数字电路自动电子钟.doc

目录 一、设计方案 ·················································3 框架图 ·················································3 二、上机设计与仿真结果·······································3 （1）设计目的６０进制计数４进制计数六位ＬＥＤ七段显示器显示“时”“分”计数器的输出状态目的1. 掌握多位计数器相连的设计方法。2. 掌握进制进制计数器的设计方法。3. 软件元件。4. 掌握电子电路的设计方法装和调试的。5. 培养独立分析问题，解决问题的能力。秒　　６０进制计数 2、分　　６０进制计数 3、时４进制计数 4、秒显示 指示灯闪烁 5、分显示 ＬＥＤＬＥＤ６０进制计数４进制计数钟是一个显示“时”“分”的计时装置计时周期为24小时“秒计数器计数器”采用60进制计数器， 用进制计数器，每累加60秒发送一个“分脉冲”信号，每累加60发送一个“脉冲”信号显示满刻度为23时59分59秒时分秒六位ＬＥＤ七段显示器显示“时”“分”计数器的输出状态 1 0 x x 预置数 x 1 1 0 1 保持 x 1 1 x 0 保持（但C=0） 1 1 1 1 计数 十进制计数器74160的状态转换表 计数 顺序 电 路 状 态 等效十进制数 输出 C Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 0 0 0 1 0 （2）整体电路原理图 仿真结果：如图所示 74160采用了整体置数方式（输入端整体置0）设计成60进制、60进制、24进制，分别表示分、秒、时；秒的脉冲信号CLK源于函数信号发生器，分的脉冲信号CLK源于秒的进位输出信号，时的脉冲信号CLK源于进位输出信号； “时”“分”计数器的输出状态六位ＬＥＤ七段显示器显示每累加60秒发送一个“分脉冲”信号，每累加60发送一个“脉冲”信号，累加，显示满刻度为23时59分59秒时分秒软件六位ＬＥＤ七段显示器显示计数器的 3 U3 3 2 1 U4 DCD_HEX 3 1 分显示 时模块 分模块 60进制 24进制 60进制 秒闪烁 时显示 秒模块